G06F 7/00 — Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных

Номер патента: 1501035

Опубликовано: 15.08.1989

Авторы: Афонин, Афонина, Волченская, Князьков

МПК: G06F 7/00

Метки: однородной, структуры, ячейка

...булевой Функции от К переменных: Задача, решаемая устройством в этом случае, заключается в формировании на одном из выходов 28 однородной структуры значения буле вой функции от К переменных, заданной в базисе И, ИЛИ, НЕ при равной доступности прямых и инверсных источников информации. Как известно из (1), для выполнения этой операции доста точно путем подачи на входы 4 и 5 ,ячеек однородной структуры соответствующих сигналов управления г 1 и к сформировать в однородной структуре требуемую древовидную схему вычисления заданной Функции и подать на входы 26 и 27 соответствующие переменные. В результате по окончании переходных процессов в однородной структуре на заданном древовидной схемой55 вычисления. Функции выходе 28...

Номер патента: 1501036

Опубликовано: 15.08.1989

Авторы: Бурназян, Гунько, Шишковский

МПК: G06F 7/00

Метки: однородной, структуры, ячейка

...первый 11 и второй 12 выходы ячейки. 30Структура ячейки описывается следующей системой формул- аа ЕЕ,а,Е Ч (а,) а ) Е,2,й=ааЕЙЧаЕ (ача) ЕЕ.г. 1 г. г. 2Ячейка работает следующим образом.Не внешние входы 1-4 ячейки подаются логические переменные или их инверсии, а также константы О и 1 в зависимости от требуемого вида реализу емой функции в соответствии с таблицей.В общем случае для реализации произвольной функции, заданной нормальной Формулой из и букв, в базисе И, 4 ИЛИ, НЕ при, равной доступности прямых и инверсных выходов источников информации, строится древовидная схема двухвходовых элементов И и ИЛИ, которая вкладывается в прямоугольную плоскостную однородную структуру из ячеек, при этом в каждой строке структуры размещается один...

Номер патента: 1508204

Опубликовано: 15.09.1989

Авторы: Соснин, Шестимеров

МПК: G06F 7/00

Метки: булевых, значений, функций

...логического нуля, если хотя бы один из сомножителей конъюнкции ранен нулю, полученное значение поступает на первый вход элемента И 3 КБ-триггер б сохраняет значение логического нуля, Данная операция повторяется столько раз, сколько в вичисляемую функцию входит конъюнкций.В качестве примера в табл,1 приведены термы функционального преобразователя 1 для вычисления значений булевых функций (для восьми аргументов), представленных в ДНФ и КНФ.Термы с перного по восьмой предназначены для вычисления конъюнкций,а термы с девятого по шестнадцатыйдля вычисления дизъюнкции,В табл,2 представлена программавычисления двух булевых функций у 1 иу 2:у 1 = х 1 х 2 хЗх 4 х 5 Чх 1 х 4 х 7 Чх 2 х 4 х 8;у 2 = (х 1 Нх 2 ЧхЗ) (х 4 Чх 5 Чхб)ф (х 7 Чх 8)По...

Номер патента: 1509863

Опубликовано: 23.09.1989

Авторы: Авгуль, Егоров, Супрун

МПК: G06F 7/00

Метки: вычисления, логических, систем, функций

...1 логической функции 15 Г (хх, ,х), =1, 21и номере 1 набора переменных хх , , х , 1 = О, 12устройство на своем выходе должносформировать сигнал у,. = Г,.(х,Обозначим через Ч; = (у, , У,ф 1 ф фу .) кортеж значений воспроизводимыхлогический функций на 1-м наборе переменных х, х .х. Количество 25 попарно различных кортежей Ч ограничено велициной Кпйи(2 ,2 ). ДляФормирования кортежей Ч,. используютдешифратор 1 Функций и йифратор 3настройки.ЗО . При подаче двоичного кода 2, ,Еномера функции Г,.(хх, , х)на выходах дешифратора 1 функций ивыходах шифратора 3 настройки будетсформировано некоторое упорядоченное .множество знацений этой функции1 У; У,У;У;среди элементов которого необходимовыбрать значение, соответствующееданному набору...

Номер патента: 1509864

Опубликовано: 23.09.1989

Автор: Беляков

МПК: G06F 7/00

Метки: булевых, вычисления, систем, функций

...21-2, М блоков постоянной памяти 3,-3, М регистров команд 4,-4, И элементов И 5, - 5, элемент ИЛИ 6, блок управления 7, группу элементов ИЛИ 17 -17группу регистров 18,-18 црегистр 19, Икоммутатор 20,-20 , . Исходные переменные, разделенные на И групп, поступают на входы 1, -1 групп устройства. Первые Иобрабатывающих блока вычисляют системы булевых функций, имеющих смысл начальных адресов вычисления в соседнем блоке. После завершения процесса вычисления сис- а тем булевых функций всеми обрабатывающими блоками на выходе 21 устройства формируется конечный результат. 4 ил. С" 5 цщы 3 ающие аслаки(51) 4 С 06 Р 7/О ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56)...

Номер патента: 1509865

Опубликовано: 23.09.1989

Автор: Беляков

МПК: G06F 7/00

Метки: булевых, вычисления, систем, функций

...состояние, результат вычисления передает - ся на выход 24 устройства. 45Работу устройства рассмотрим на примере вычисления системы булевых функций 1 Г Уг Тэ, Уот. 12 переменных, представленную в виде композиции подфункций:1 Зф , = Е,ЧЕ 74 = 21 ф где 2, = Х,У ХЧ Х2 = Х 11 ЧХ Хь Х Е = Хе(ХЧХ);Е = ХЧХьч Х 1 т656динен с входом признака готовности частичного результата блока управления, вход запуска и выход признака конца операции которого соединены соответственно с входом запуска устройства и выходом признака конца операции устройства, о т л и ч а ю - щ е е с я тем, что, с целью повышения производительности устройства, оно содержит Х сдвиговых регистров, (И+1)-й регистр, (И+1)-й блок постоянной памяти и (И+1)-й регистр команд, причем...

Номер патента: 1509866

Опубликовано: 23.09.1989

Авторы: Аляев, Банников, Журавлев

МПК: G06F 7/00

Метки: многофункциональный, модуль

...соединен с выходом двадцать первого элемента И, а второй вход тринадцатого элемента ИЛИ соединен с выходом двадцать второго элемента И, первый и второй входь 1 которого соединены соответственно с вторым и двенадцатым входами модуля, четвертый и седьмой входы которого соединены соответственно с первым и вторым входами четырнадцатого элемента ИЛИ, выход которого соединен с первым входомдвадцать первого элемента И, второй вход которого соединен с первым входом модуля, второй, четвертый и седьмой входы которого соединены соответственно с первым, вторым и третьим входами двадцать третьего элемента И, выход которого соединен с вторым входом девятого элемента ИЛИ, третий вход которого соединен с выходом двадцать четвертого элемента И,...

Номер патента: 1513440

Опубликовано: 07.10.1989

Авторы: Викентьев, Дерябин, Силин

МПК: G06F 7/00

Метки: логическое, настраиваемое

...значение переменной Х записанное на инициируемой в данный момент времени линии блока 22, Если это значение равно "0",то с приходом по входу 4 устройства следующего импульса на выходах счетчика 10 и адресных входах блока 22 формируется адрес следующей линии блока 22, а на выходе мультиплексора 9 появляется очередное значение Х записанное ня следующей линии блока 22, Если появившееся на выходе мультиплексора 9 значение Х; равно "1", то на выходах элементбв И 16 и 17 формируется единичный импульс, который, переводя триггер 21 в нулевое состояние, формирует на его прямом выходе значение "0", а на инверсном - значение "1", С приходом очередного импульса на выходах счетчика 11 начинается внорь формирование управляющих сигналов для продолжения...

Номер патента: 1513441

Опубликовано: 07.10.1989

Авторы: Астановский, Поддубный

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...= Х,Хг + ХХ 4 + Х 5 Х,Арифметическюй полином, характеризующий тип данной логической функции,имеет вид 2 + 2 + 2,В таблице арифметический полиномданного вида находится под номером 6.Сначала подается импульс на вход 7сброса модуля, а затем согласно таблице подаются шесть импульсов насчетный вход 8 модуля, При этом наинформационный вход 1 модуля надоподать сигнал Хна вход 2 - сигналХ 2, на вход 3 - сигнал Х , на вход 4 сигнал,Х на вход 5 - сигнал Х 5, навход 6 - сигнал Х. На выходе 29 модуля получают логическую функцию1 ф 6)12 3 4 5 4Аналогйчно можно реализовать любую бесповторную логическую Функцию, представленную в ДНФ, от шести и менее переменных.Формула изобретенияМногофункциональный логический модуль, содержащий два элемента НЕ два...

Номер патента: 1517017

Опубликовано: 23.10.1989

Авторы: Авгуль, Криницкий, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...О О О 11 1 О О О О 1 1 1 О О 1 1 О О1 О О 1 О О 1 1 О 1 О 1 О 1 О 1 О 1 О 1 О 1 О 1 О О О О О О О О 1 1 11 1О 3Х 1 Х 2 Х, Ч Х 1 Х 2 Х Ч Х 1Х,Х 2 Ч Х,ХЗЧ Х 2 Х 3ХХ Х Ч Х 1 ХХ 3 Ч ХХ 1 Х 2 Х 3 Ч Х Х 2 Х Ч ХХ,ХХХ Ч Х 2 Х 3Х,Х,ХЗЧ Х,Х 2 Х 3Х 1 Х 2 Х 3 ХХ 2 Х 3 ХХ,Х Х 3 Ч Х 1 Х 1 Ч Х 1 Х 3Х 1 Х 2 Ч Х 1 ХЗЧ Х 2 ХЗХ х,х,чх чх 2 3"2"3х х х,х,х х,х х,х,хЧ К 2 Х 3 х,х,х Сигналы настройки навходах элемента И соединен с первым настроечным входом устройства и первым входом второго элемента И-НЕ, выход которого соединен с первым входом второго элемента И, второй вход второгоэлемента И-НЕ соединен с выходом третьего элемента ИЛИ-НЕ и первым входом третьего элемента И, второй входкоторого соединен с вторым настроечным входом устройства, выход...

Номер патента: 1517018

Опубликовано: 23.10.1989

Автор: Музыченко

МПК: G06F 7/00

Метки: булевых, вычисления, функций

...веса д-й переменной. Если вес 1-й переменной положительный, а на информационном выходе пре образонателя 5 параллельного кода в последовательньп - сигнал нулевого уровня, то в накапливающем сумматоре 1 действий не производится. Если вес данной переменной отрицательный на выходе значения знака блока 2 памяти констант формируется единичный сигал), а на информационном выходе преобразователя 5 параллельного кодаФ в последовательный - сигнал нулевого 40 уровня, то к содержимому накапливающего сумматора 1 прибавляется абсолютное значение веса .-й переменной, а если на информационном выходе преобразователя 5 параллельного кода в 45 последовательный - сигнал единичного уровня (при этом на обоих входах элемента ИСК 1 ПОЧАЩЕЕ ИЛИ 4 присутствует,...

Номер патента: 1517019

Опубликовано: 23.10.1989

Автор: Музыченко

МПК: G06F 7/00

Метки: булевых, вычисления, функций

...в противном случае - нулевой. Если на выходе переноса сумматора 5 сформировался единичный сигнал, это приводит к срабатыванию блока 6 управления, на выходе которого вырабатывается сигнал единичного уровня, поступающий на выход 10 признака конца рабо 5 10 15 20 25 ЗС 35 40 ты устройства, свидетельствующий об окончании работы и формировании результата, а также на вход элемента 2 запрета, запрещая дальнейшее прохождение тактовых импульсов. Значение функции считывается с информационного выхода 9 устройства.Если за Б тактов работы устройства на выходе переноса сумматора 5 не будет получен сигнал единичного уровня, то при поступлении И-го импульса с тактового входа 11 на выходе 12 признака конца опроса блока 1 памяти констант формируется...

Номер патента: 1520503

Опубликовано: 07.11.1989

Авторы: Викентьев, Гофман, Клюкин, Лепихина

МПК: G06F 15/00, G06F 7/00

Метки: многофункциональное

...20 устройства должен принять значение "Лог. 0", чтообеспечит сохранение записанных вЭ-триггеры 3 и ч значений переносовиз нулевого и первого разрядов соответственно и пропускание синхронизи"рующего сигнала через элемент 9 запрета.на тактовые входы 0-триггерови 2 (нулевого и первого разрядов).В этом такте машинного временимультиплексоры 5 и 6 формируют зна"чение результата операции, заданной8-разрядным кодом.на группе настроечных входов 19 в зависимости от значений сигналов на входах 10 и 11данных, на выходах коммутаторов 7 и8 и на выходах 0-триггеров 1 и 2.По Фронту тактового сигнала, поступающего с второго тактового вхо15 да 21 устройства через элемент 9запрета на тактовые входы Р-триггеров 1 и 2, происходит запись результатов...

Номер патента: 1520504

Опубликовано: 07.11.1989

Авторы: Авгуль, Дадыкин, Егоров, Костеневич

МПК: G06F 7/00

Метки: логический, модуль, самоконтролем, универсальный

...реализуемой Функции равен И = = 0101010101110101, то сигналы настройки принимают значения:Ц= О, х = 1, 3, 5, 7, 9, 13, 15;На выходе элемента ЗЗ равнозначности будет сигнал логической единицы, на выходе элементов 34 и Зб рав" назначности - сигнал логического нуля, на выходе элемента 35 равнозначности реализуется логическая Функция ч= Х 7 ТогдаЕ(ХХ)= ХХУЧХ,Х=ХХ ЧХ Х= Х,ХХ ЧХ Режим контроля.В этом режиме модуль становитсясамопроверяемым. В первом подрежимеконтроля на информационные входы 1720 первой группы, настроечные входы1-16 и управляющие входы 2 1-23 модуля подается сигнал логической единицы. При отсутствии неисправности навыходе 24 модуля появляется непрерывная последовательность импульсов типа меандр с периодом 10 С где с -задержка...

Номер патента: 1522191

Опубликовано: 15.11.1989

Авторы: Денисенко, Дятлов

МПК: G06F 7/00

Метки: ассоциативной, классифицирующей, среды, ячейка

...только в случае при": сутствия сигнала разрешения на выходе элемента 8 и отсутствия сигнала запрещения на выходе элемента 9. Если необходимо организовать управлениеЬ только разрешающего типа, то на входах блока 4 необходимо установить нулевые сигналы, если необходимо организовать управление запрещающего типа, то на входах формирователя 5 необходимо установить потенциалы с уровнями 11 1% . Элементы 8 и 9 должны обладать порогом с уровнем 11 1 Ф . Переходная характеристика формирователя 550Пройдя данную ячейку, информационные сигналы, перемешиваясь на входных фильтрах ячеек последующих слоев достигают слоя отведения ответов.Если среда обладает достаточной связ костью, то активность каждой ячейки выходного слоя коррелирует со всем...

Номер патента: 1522192

Опубликовано: 15.11.1989

Авторы: Бохан, Либерг, Фролова

МПК: G06F 7/00, G06F 7/04

Метки: кодов, сравнения, схема

...Л-разрядный двоичный код,несущий информацию о том, по какимпеременным вычисляется булевая производная (при вычислении булевой производной по переменной Х В 1-м разряде кода - единица, в остальных разрядах - нули),При подаче счетных импульсов натактовый вход 1 О счетчик 3 формируетпоследовательность двоичных наборов 4 Она каждом из которых производится определение значения исходной функции(на коммутаторе 4). Группа элементовНЕРАВНОЗНАЧНОСТЬ 7 по набору, поступающему из счетчика 3, и коду перемен 45ной, поступающему на вторую группу2 входов, формирует второй набор, накотором определяется значение Функции, модифицированной по переменнойХ (на коммутаторе 5). На выходе элемента НЕРАВНОЗНАЧНОСТЬ 8 формируется значение булевой...

Номер патента: 1527628

Опубликовано: 07.12.1989

Авторы: Авгуль, Куденков, Супрун, Якуш

МПК: G06F 11/00, G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...с целью упрощения при вычислении симметрическихбулевых функций, первый вход заданиярежима устройства соединен с вторыми 40входами 1-го элемента равнозначностии первыми входами четвертого элемента равнозначности и элемента ИЕ,выход которого соединен с первымивходами с пятого по десятый элемен тон равнозначности, первый настроечный вход устройства соединен с вторым входом пятого элемента равнозначности второй настроечный вход устройства соединен с вторыми входамишестого и седьмого элементов равнозначности третий настроечный входустройства соединен с вторыми входами восьмого и девятого элементов равнозначности, четвертый настроечныйвход устройства соединен с вторымвходом десятого элемента равнозначности третий вход которого соединенс...

Номер патента: 1531086

Опубликовано: 23.12.1989

Авторы: Викторов, Коршунов, Коршунова, Лобанов, Чеперин

МПК: G06F 7/00

Метки: арифметико-логическое

...устрОйства).Оба операнда с выходов первой 2 и второй 1 группы регистров поступают соответственно на входы первого и второго операндов арифметико-логического блока 4, на группу настроечных входов 10 которого подается код настройки, определяющий тип выполняемой операции, а на настроечный вход 11 поступает сигнал, определяющий арифметическая или логическая операциявыполняется устройством. Одновременно с этим на первые и вторые входыгруппы элементов ИЛИ 6 с выходов первой 2 и второй 1 группы регистровпоступают значения операндов для определения старшей значащей цифры. Количество значащих цифр операндов определяет время выполнения арифмети,ческих операций в устройстве посредством Формирования сигнала единичного уровня на выходе...

Номер патента: 1531087

Опубликовано: 23.12.1989

Авторы: Аспидов, Гусев, Мисько, Усачев

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...таблице. На информационные входы 9 - 11 модуля подаются информационные аргументы Х-Х з соответственно. При этом через время, определяе" мое глубиной схемы, на выходе 15 модуля реализуется необходимая функция. Таким образом, многофункциональный ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРУ 1193 Ь 57, кл. С 06 Е 7/00, 1984.Авторское свидетельство СССРУ 1156059, кл. 0 ОЬ Р 7/00, 1983.(54) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИИМОДУЛЬ Изобретение относится вычислительной технике ено для реализации бесп ций трех переменных.Целью изобретения явл чение количества реализуемых бесповторных функций трех переменных.На чертеже представлена функциональная схема модуля.Схема...

Номер патента: 1532911

Опубликовано: 30.12.1989

Авторы: Артюшин, Гриневич, Лапицкий, Семашко

МПК: G06F 7/00

Метки: бесповторных, реализации, функций

...2логических преобразователей 3 (п - число переменных реализуемой функции), группуинформационных входов 4 - 4, группунастроечных входов 5" 5 , первый6 и второй 7 выходы. Логический преобразователь 3 образуют элемент И 8 и элемент ИЛИ 9.Устройство для реализации бесповоротных функций работает следующим образом. На группу информационных входов 4 - 4 подаются входные переменные Х, - Х, на группу настроечных. входов 5, - 5- сигналы настройки, принадлежащие множеству 0,1 . В зависимости от конкретного набора. управляющих сигналов на группе настроечных входов устройства на соответствующем выходе мультиплексора формируется .необходимое прямое или инверсное значение БПЛФ. Взаимоинверсность БПЛФ обусловливает реализацию устройством всех типов...

Номер патента: 1532912

Опубликовано: 30.12.1989

Автор: Беляков

МПК: G06F 7/00

Метки: булевых, вычисления, систем, функций

...В 1 = В 2 = О происходит обработка трех переменных,при В 1О, В 2 .= 1 - двух переменных, при В 11, В 2 = О - одной переменной.Информация с выходов разрядовкода Величины сдвига регистра 6 команд используется для соответствующего сдвига переменных в сдвиговомрегистре 2, при этом преобразователь 7 кода в число управляющих сигналов нод управлением сигнала единичного уровня с выхода О разрешения преоб-;разования блока 9 управления .: вырабатывает ш+1 сигналов, разрешающихсдвиг информации на один разряд.После осуществления операции сдвигана адресных входах блока 3 памятиконстант формируется адрес следующей.команды,Рассмотрим работу устройства напримере вычисления системы булевыхфракций 1 т, , а 1 (фиг. ф).Содержимое блока 3 памяти...

Номер патента: 1532946

Опубликовано: 30.12.1989

Авторы: Дашенков, Кузьмицкий, Шмерко, Янушкевич

МПК: G06F 17/14, G06F 7/00

Метки: булевых, преобразования, функций

...одиннадцатом такте с выхода регистра 9 коэффициент а8(Ь(т) - Яд(Ьд) " (Яу(Ьф) - 8(Ьф) передается на выход устройства.Таким образом, на выход устройства в тактах с восьмого по одиннадцатый поступают значения коэффициентов а , вф, аф, аф (табл. 4).Блок синхронизации 4 (фиг,74 для и = 4) содержит генератор 11 тактовых импульсов, демультиплексор 12, регистр сдвига 13, первый 14, второй 15, третий 16 элементы ИЛН, счетчик 17, первый 18, второй 19, третий 20, четвертый 21 элементы И, первый 22 и второй 23 триггеры.Рассмотрим работу блока 4 синхронизации для а4. Первоначально регистр 13 сдвига, счетчик 17, первый 22 и второй 23 триггеры установлены в нулевое состояние.На первом такте импульс с выхода генератора 11 тактовых импульсов пос"...

Номер патента: 1534456

Опубликовано: 07.01.1990

Авторы: Криворучка, Пащенко

МПК: G06F 17/10, G06F 7/00

Метки: булевых, вычисления, производных

...сигналов Ь-Ь 6,если устройство работает в первом режиме, и сигналов Ь 1, 0 , Ь, 0 , Ь , 0 , если устройство работает во втором режиме.,Ь Ь;= ;Ь; О+ ;Ь,.Следовательно, на выходах подблока 4, присутствуют величины оЬОЬф Р 1 ф 1 1 С) Э 1 Р зф 4 1 5 1 4 ( 56 ЬС)( Ь,которые поступают на входы подблока 4 . адресные входи мульт6 7 фиплексо ов 11 иРНа входах 10, и 10 арифметических 11 арифметических ячеек 5 подблока 4 ячеек подблока 4 присутствуют сигна- поступают сигналы , , р у0 Ь . В ез льлы Г Ь, .Г,Ь,; 1 Ь, 9 зЬ,; Г,Ю 1,; тате на выходах 15, и 15 мультиплек-, 4 ь, Гць,; Гбь,+ 1 ь,4 Г О+ соров подблока 4 присутствуют сиг 6; Г 6 Е. Через входы 8, 9, и 9 на налы(К 49 ,)Ь,О+ (гбао ,)Ь И,Ю ,) О+ (й 60+ Е,). лают сигналы Благодаря наличию...

Номер патента: 1536370

Опубликовано: 15.01.1990

Авторы: Авгуль, Супрун, Тарарин, Торбунов

МПК: G06F 7/00

Метки: логический, модуль, универсальный

...х р П 15 эр функция т(х,х ) является четвертой3 р 5типовой фуйкцией трех переменных, Тогда с учетом подстановки соответствующих переменных, сигналы настройки равныБ 1-0; П,-Ор 0,6=0 П,з=к; П==х; П,=1; 11=0. Таким образом, при подаче на информационные входы 17 - 19 двоичных переменных хх , хсоответственно на настроечные входы 20 - 41 сиг- налов 0 - ( уОухфрх 5 рхэр 1 уОу хфр х р 1 р 1 рОр5 Рхух 5,х, ОуОрО,хф, хабр 1, О), на выходе 42 модуля реализуется заданная функция Г (хх). Формула изобретения Универсальный логический модуль, содержащий пять элементов РАВНОЗНАЧНОСТЬ, первый элемент И и первый элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, причем первый информационный вход модуля соединен с первыми входами первого и второго элементов РАВНОЗНАЧНОСТЬ,...

Номер патента: 1539765

Опубликовано: 30.01.1990

Авторы: Викентьев, Клюкин, Лепихина, Погодина

МПК: G06F 7/00

Метки: арифметико-логический, модуль

...от уровней сигналов на шине 22 выбора режима и дополнительной шине 23 выбора режима. Вид.этой функции определяется двоичнымкодом, подаваемым по шине 9 управления,По фронту тактового импульса, поступающего по шине 21 тактовых импульсов на синхронизирующие входы триггеров 7 и 8, происходит запись кода результата операции с асинхронных выходов 13 и 14 нулевого и первого разрядов в триггеры 7 и 8, Одновременно 40 сигнал с выхода триггера 7 поступает на выход 26 обратной связи, сигнал с выхода триггера 8 вна второй информационный вход мультиплексора 5, сигнал с входа 25 обратной связи - на 45 второй информационный вход мультиплексора 6. При этом начинается Формирование нового кода результата операции, нулевой разряд которого поступает на...

Номер патента: 1541491

Опубликовано: 07.02.1990

Авторы: Аистов, Белый, Бородин, Макеев, Соколовский, Соловьев

МПК: G06F 17/10, G06F 7/00

Метки: гибких, испытаний, стенд, стержней, усталостных

...соответственно осевых и знакопеременных изгибающих нагрузок и пару захватов второго испытуемого стержня, расположенной на одной оаи с первой парой,маг 1 итом закрепленным на выходном :вене механизма для создйпи эьако переменных иэгибающгс нагрузок, связанным с двумя соседними захватя На чертеже приведена схема предлагаемого стенда,ми разных пар и установленным с воэмощностью перемещения в плоскости,параллельной основанию, а механизмдля создания знакопеременных осевых нагрузок вы.олнен в виде двух упругих тяг связанных одними концами с соответ тв ющими крайними захватами разных нар, а другими - с основанием при помощи регулировочкых прокладок.,Составитель А.Ииндияров Редактор В.Петраш техред М.Дидык Корректор ОЦиплеЗаказ 275 Тираж...

Номер патента: 1541591

Опубликовано: 07.02.1990

Авторы: Зайцева, Кухарев, Шмерко, Янушкевич

МПК: G06F 15/31, G06F 7/00

Метки: булевых, дифференцирования, логического, функций

...уровню напряжения на его входесинхронизации. Результат суммирования у= х )рхпоступает на информационный вход регистра 7 и повысокому логическому уровню сигналана входе синхронизации коммутатора 8передается на его выход, т.е, на пер1591 6 50 55 5 154 вый выход устройства. На шестом такте на выход устройства передается результат у = х Эх , этот же результат записывается в регистр 7. На седьмом и восьмом тактах на выход устройства передаются соответственно результаты у (,2) = х ( )е х и у= х в х и, кроме того, по окончании восьмого такта в регистре 7 ока(а) зываются записанными элементы у1)Э у(ч, у (, у- элементы второго из пары равных векторов д Х/ а)х; и д Х /дх , составляющих вектор результата )Хф /дх, На девятом такте вычислений с...

Номер патента: 1541592

Опубликовано: 07.02.1990

Авторы: Зайцева, Кухарев, Шмерко, Янушкевич

МПК: G06F 17/13, G06F 7/00

Метки: булевых, дифференцирования, интегрирования, логического, функций

...регистра 20, информационныевходы второй группы узла 19 сравненияи входы элемента ИЛИ 16 подключены 45к выходам счетчика 15, управляющийвход которого является входом синхронизации блока 3 вывода данных, входсброса счетчика 15 подключен к выходу узла 19 сравнения, выход элементаИЛИ 1 б подключен к информационномувходу регистра 17 циклического сдвига, выходы которого подключены к информационным входам первой группыкоммутатора 18, информационные входывторой группы коммутатора 18 образуют информационные входы блока 3 вывода данных, а выходы коммутатора 18 -выход блока 3 вывода информации,Рассмотрим функционирование устройства в совокупности составляюших его компонентов. Поясним принцип его работы на конкретном примере.Пусть необходимо...

Номер патента: 1545212

Опубликовано: 23.02.1990

Авторы: Борозна, Вислович, Куклин, Советов, Яковлев

МПК: G06F 7/00

Метки: булевых, реализации, функций

...В,Сорокин Редактор Г.Гербер Техред М,Ходанич Корректор М,Кучеряваяв Заказ 491 ,Тираж 563 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,01 Изобретение относится к автоматике и вычислительной технике и предназначено для реализации булевыхФункций.Цель изобретения - упрощение5устройства,На чертеже представлена структурная схема устройства для реализациибулевых функций,1 ОУстройство содержит регистр 1,счетчик 2, генератор 3 тактовых сигналов, преобразователь 4 определения области Функций, логическую схему5, реалиэующую ЛНФ, группу информационных входов 6 и выход 7,Устройство...

Номер патента: 1545213

Опубликовано: 23.02.1990

Авторы: Борозна, Вислович, Куклин, Советов, Яковлев

МПК: G06F 7/00

Метки: булевых, реализации, функций

...в регистр 1.В течение каждого такта синхронизации, в соответствии с адресом, хранящимся в счетчике 2, из блока памяти 45констант поступает двоичный код,.поразрядно сравниваемый на группеэлементов ИСКЛЮЧАКОЕЕ ИЛИ 61- 6 с двоичным набором значений аргументов реализуемых булевых функций, хранящимся в регистре 1, Результат сравнения поступает на входы логической схемы 5, реализующей ДНФ, которая и осуществляет непосредственную реализацию заданного множества булевых функций,После того, как все булевы функции для набора, хранящегося в регистре 1 реализованы, в счетчике 2 восстанавливается его первоначальное зна. чение и он формирует управляющий сигнал, разрешающий запись в регистр 1 нового двоичного набора, присутствующего в этот момент на...