Настраиваемое логическое устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 51)4 С 06 Г 7 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ПЩТ СССР РЕТЕНИЯ ОПИСАНИЕ ИЗО АВТОРСКОМУ СВИДЕТЕЛ,Ф.Викентьев ОГИЧЕСКОЕ УСТРОЙотносится к област хники и может быть н сигналов 24, вх мяти, вход 26 л тройства, выход йства, выходы и я 28 и записи 2 д 25 выборки гической еди ка у трТП.ретения явля нальных возм атной интер нных бинарнь истемы булев представлена едлагаемого 27 результатадикации режимаустройства.т следующим обрая расшин жнос тройство претации пс графо х функ функци устрой в ом. ций.альа,онУстройство содержит инАормац ный вход 1 устройства, входы на ной установки 2, выборки 3, синх импульсов 4 устройства, регистр мультиплексоры 8 и 9, счетчики и 11, элемент 12 задержки, элем 3 8, элементы НЕ 19 и 20, т блок 22 памяти, выходы ных переходов 23 и кода упл 50 н гдавля Изобретени тельной техн зовано в АСУ Целью изо рение функци за счет аппа структуриров реализующих На чертеже ная схема придетельство СССР06 Г 7/00, 1984,Кузнецов Б.П Иалыемые логические устых управляющихСП, 1986, с.39,относится к вычисли- и может быть исполь,801 1 440 2использовано в АСУ ТП, Целью изобретения является расширение Аункциональных возможностей за счет аппаратной интерпретации структурированных бинарных графов, реализующих системы булевых Аункций. Устройство содержит входы: инАормационный, начальной установки, выборки, синхроимпульсов, три регистра, два мультиплексора, два счетчика, элемент задержки, шесть элементов И, два элемента НЕ, триггер, блок памяти, два выхода и вход блока памяти, вход логической "1" устройства, выход результата устройства, выходы индикации режима: чтения, записи стройства. Цель достигается введеием новых элементов и связей, .1 ил. Сигнал логической единицы поступает на вход 3 устройства, разрешая запись кодовой комбинации с входа 2 уст ройства в регистр 6, с выходов которо го соответствующие сигналы поступают на входы начальной установки счетчики 10, устанавливая на адресных входа блока 22 соответствующий начальный адрес обрабатываемого массива. При этом на выходах 23 и 24 блока 22 появляются соответствующие таблице кодирования сигналы. Одновременно с этим единичный сигнал с входа 3 уст 3 15134ройства, проходя через элемент И 18и элемент НЕ 19, обнуляет счетчик 11,выдает нулевой сигнал на выход 29 иразрешает запись входных данных с входов 1 устройства в регистр 5, с выхо 5дов которого сигналы поступают насоответствующие информационные входыХ -Х мультиплексора 8.Синхроимпульсы с входа 4 устройства поступают на элемент И 14 на синхровход счетчика 11,на выходах которогопоявляются соответствующие сигналы,поступающие на управляющие входымультиплексоров 8 и 9, разрешая прохождение сигналов с соответствующихвходов мультиплексоров 8 и 9 на ихвыходы,Каждое появление единичного сигнала на выходе мультиплексора 9 свидетельствует о существенности (т,е,о необходимости проверки) соответствующей входной переменной Х поступаю- .щей из блока 22, в то время как нулевой сигнал на выходе мультиплексо-. 25ра 9 свидетельствует о несущественности проверки данной переменной Х . при1прохождении сигнала по данной ветвиалгоритма и не зависит от соответ,ствующего значения входного сигналах ., выделяемого мультиплексором 8 из1 йвходной комбинации, записанной в регистре 5.Таким образом, если значения выходных сигналов мультиплексоров 8 и 9различны, то на выходе элементов И 16 35и 17 сохраняются нулевые значениясигналов, а триггер 21 сохраняет своеисходное нулевое состояние, что свидетельствует либо о несущественностипроверки значения Х.в графе алгоритма,либо о нулевом значении соответствующего входного сигнала х проверяемого на -м шаге отработки алгоритмапри условии существенности перемен 45ной ХЕсли значения на выходах мультиплексоров 8 и 9 совпадают и равны"1", то на выходе элементов И 16 и 17формируется единичный сигнал, переводящий триггер 21 в единичноесостояние. Перейдя в единичное состояние, триггер 21 формирует на инверсном выходе нулевой сигнал, закрывающий второй элемент И 14, а на прямом выходе - единичный сигнал, разре 55шающий прохождение через первый элемент И 13 следующего импульса с входа 4 устройства на синхровход счетчи 40 4ка 10. Этот импульс изменяет состояние счетчика 10, инициирующего таким образом адрес следующей линии блока 22. В результате этого на выходе второго мультиплексора 9 формируется новое значение переменной Х записанное на инициируемой в данный момент времени линии блока 22, Если это значение равно "0",то с приходом по входу 4 устройства следующего импульса на выходах счетчика 10 и адресных входах блока 22 формируется адрес следующей линии блока 22, а на выходе мультиплексора 9 появляется очередное значение Х записанное ня следующей линии блока 22, Если появившееся на выходе мультиплексора 9 значение Х; равно "1", то на выходах элементбв И 16 и 17 формируется единичный импульс, который, переводя триггер 21 в нулевое состояние, формирует на его прямом выходе значение "0", а на инверсном - значение "1", С приходом очередного импульса на выходах счетчика 11 начинается внорь формирование управляющих сигналов для продолжения дальнейшей работы мультиплексоров 8 и 9, После того, как на выходах счетчика 11 сформируются все восемь управляющих сигналов, необходимых для опроса и сравнения переменных Х.и х;,с приходом очередного1 1импульса на синхровход счетчика 11 на его выходах Формируется комбинация 1001, обеспечивающая выдачу с выхода элемента И 15 единичного сигнала, который проходит на соответствующие входы элемента 12 задержки, и элемента НЕ 20, Нулевой сигнал, сформированный на выходе элемента НЕ 20, обеспечивает вывод на информационные выходы 27 устройства и выход 28. чтения устройства соответственно выходного слова с выходов 24 блока 22 и нулевого сигнала с элемента НЕ 20, После кратковременной задержки,необходимой для надежного срабатывания регистров 5 и 7, единичный сигнал с элемента 12, проходя через элемент И 18, обнуляет счетчик 11 и записывает в счетчик 10 начальный адрес обрабатываемого массива, хранящийся во втором регистре 6. После обнуления счетчика 11 единичный сигнал с элемента И 15 снимается, что обеспечивает фиксацию нового входного и вычисленного выходного слов в регистрах5 и 7 соответственно. Нулевой5 5 151344 сигнал с выхода 28 устройства снимается.В случае, если устройство реализу- ет алгоритм работы последовательностной логической схемы (или автома 5 та с памятью), часть его выходов 27, содержащих после выбора выходного слова сигналы кода последующего внутреннего состояния схемы (автомата), 10 соединяется с соответствующими входами 1 устройства, сигналы на которых после ввода входного слова означают текущее внутреннее состояние реализуемой схемы (автомата). Формула изобретенияНастраиваемое логическое устройство, содержащее первый счетчик,блок памяти, первый мультиплексор,три элемента И, первый элемент НЕ,причем выходы первого счетчика соединены с адресными входами блока памяти, о т л и ч а ю щ е е с я тем, что,с целью расширения функциональных воз можностей за счет аппаратной интерпре"тации структурированных бинарных графов, устройство дополнительно содержит второй счетчик, второй мультиплексор, три регистра, три)гер, два элемента И, элемент ИЛИ, второй элементНЕ, элемент задержки, причем информационный вход первого регистра подключен к информационному входу устройства, выходы разрядов с первого повосьмой первого регистра соединены синформационными входами с второго подевятый первого мультиплексора, выходкоторого соединен с первым входомпервого элемента И, информационныйвход второго регистра подключен к входу начальной установки устройства,вход выборки устройства соединен спервым входом элемента ИЛИ и входомвыборки второго регистра, выход эле-45мента ИЛИ соединен с входом установкив "0" второго счетчика, входом первого элемента НЕ и входом выбора режима второго регистра, выход первого эле-,мента НЕ соединен с входом выборкипервого регистра и выходом индикациирежима записи устройства, выход второго регистра соединен с входом начальной установки первого счетчика,синхровход которого соединен с выходом второго элемента И, вход синхроимпульсов устройства соединен с первыми входами второго, третьего и четвертого элементов И, вторые входы которых соединены соответственно с прямым и инверсным выходами триггераи вьлсодом первого элемента И, выходтретьего элемента И соединен с синхровходом второго счетчика, выход которого соединен с управляющими входамипервого и второго мультиплексоров,первый и четвертый разряды выходавторого счетчика подключены соответственно к первому и второму входампятого элемента И, выход которогосоединен с входом элемента задержки,а через второй элемент НЕ - с входом выборки третьего регистра и выходом индикации режима чтения устройства, выход элемента задержки соединен с вторым входом элементаИЛИ, выход второго мультиплексора соединен с вторым входом первого элемента И, выход кода управляющих сигналов блока памяти подключен к информационному входу третьего регистра,выход которого подключен к выходурезультата устройства, входы выборарежима первого и третьего регистровподключены к входу логической единицы устройства, разряды с первого повосьмой выхода кода условных переходов блока памяти подключены соответственно к входам с второго по девятый второго мультиплексора, первыйи десятый информационные входы первого и второго мультиплексоров соединены с входом логического нуля устройства, выход четвертого элемента Иподключен к счетному входу триггера.