G06F 7/00 — Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных

Номер патента: 1817087

Опубликовано: 23.05.1993

Авторы: Аляев, Екимов, Кондратьев, Овчинников, Рачинский, Синегубов

МПК: G06F 7/00

Метки: многофункциональный, модуль

...того, данный модуль реализует которого соединен с четвертым входом мо- .путем настройки любого представителя ти- дуля и первым входом пятого элемента И,пов бесповторных ДНФ из пяти букв при З 5 выход которого соединен с первым входомусловии, что информационные и настроеч- второго элемента ИЛИ, второй и третий вхоные входы независимы(табл.2). ды которого соединены соответственно сИз таблицы 2 следует, что входы 1 - 5 при выходами второго и третьего элементов И,реализации бесповторных ДНФ из пяти третий и четвертый входы которогосоединебукв могчьт использоваться только как ин ны соответственно с первым и вторым вхоформационные, а входы 6 - 9 только как на-дами третьего элемента ИЛИ и с пятым истроечные, Настройка устройства при шестым...

Номер патента: 1820376

Опубликовано: 07.06.1993

Авторы: Андерсон, Катков

МПК: G06F 13/00, G06F 7/00

Метки: адреса, ввода-вывода, селектор

...подключается к второй группе входов сумматора2, являющимися адресными входами селекто. ра 1 с наименьшим адресом ввода-вывода, 40Выходы сумматора 2, являющиеся адресными выходами каждого предыдущего селектора 1, подключаются к адресным входампоследующего селектора 1 с большим адресом ввода-вывода. Выход переноса каждого 45предыдущего селектора 1 подключается квходу переноса каждого последующего селектора 1, Вход переноса селектора 1 с наименьшим адресом не подключается. На этомвходе за счет резистора 5 устанавливается 50 уровень логической единицы. На входы типоразмера каждого селектора 1 подается двоичный код, определяющий типоразмер модуля, т.е, величину области, занимаемой модулем в пространстве адресов ввода-вывода. Конкретно код...

Номер патента: 1827670

Опубликовано: 15.07.1993

Авторы: Куприянов, Пантелеев, Чуев

МПК: G06F 7/00

Метки: информации, нечеткой, ячейка

...ключа 8 подключен к аноду первого диода 6, выходу второго ключа 9, и к выходу третьего ключа 11, управляющий вход которого подключен ковторомууправляющему входу 12 ячейки, информационный вход третьего ключа 11 соединен с выходом четвертого зеркала 13 тока, общий вывод которого подключен к положительному потенциалу, а вход к первому выходу пятого зеркала 14 тока и аноду второго диода 15, катод которого подключен к первому выходу второго зеркала 3 тока и ко входу пятого зеркала 14 тока, общий выход которого подключен к нулевому потенциалу, а второй выход к информационному входу второго ключа 9.Рассмотрим работу ячейки обработки нечеткой информации, Ячейка может функционировать в трех режимах, соответствующих выполнению операций:...

Номер патента: 1833859

Опубликовано: 15.08.1993

Авторы: Авгуль, Безмен, Костеневич, Торбунов

МПК: G06F 7/00

Метки: булевых, выделения, симметрических, функций

...соединены с первым.и вторым входами первого сумматора, выход суммы которого соединен с первым входом перва/ го элемента И, выход катарага соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход которого соединен с первым 20 входом второго элемента К, выход которого соединен с первым входом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен 25 с выходам гретьега элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход перекоса второго сумматора соединен с,первым входом четвертага элемента И, выход которого соединен с третьим входам второго элемента 30 СЛОЖЕНИЕ ПО МОДУЛЮ ДБА, четвертый и пятый входы...

Номер патента: 1833860

Опубликовано: 15.08.1993

Авторы: Авгуль, Гришанович, Егоров, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...2 имеет К =)ояги адресных входов и 2 входов данных. Однако в 15/заявляемом устройстве для вычисленияс.б.ф, п переменных используются толькопервые и2 входов данных мультиплексора, которые соединены с настроечными входами 41, , 4 п устройства (остальные входы 20данных мультиплексора на чертеже не показаны).Следовательно, -й ( = 1, 2, , и) настроечный вход 4 устройства (1-й вход данныхмультиплексора 2 - вход с номером- 1) 25будет подключен к выходу 5 устройства (вы ходу мультиплексора 2), если на адресныхвходах мультиплексора двоичный код равен-1, или (что тоже самое) на входах 31 Зо сумматора 1 присутствует ровно-1 логических единиц,Устройство для вычисления с.б.ф. работает следующим образом. На информационные входы 31, ., Зп-...

Номер патента: 1835542

Опубликовано: 23.08.1993

Авторы: Авгуль, Гришанович, Костеневич, Торбунов

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...для вычисления симметри ческих булевых функций, содержащее шесть элементов И - НЕ, причем первый вход первого элемента И-НЕ соединен с первым настроечным входом устройства, второй настроечный вход которого соединен с пер вым входомтретьего.элемента И-НЕ, первые входы четвертого и пятого элементов И-.НЕ соединены с третьим настроечным входом устройства, четвертый настроечный вход которого соединен с первым входом 25 шестого элемента И - НЕ, о т л и ч а ю щ е ес я тем, что, с целью расширения фунциональных возможностей путем реализации симметрических булевых функций шести переменных, оно содержит с седьмого по 30 двадцать первый элементы И-НЕ и два сумматора, причем первый вход седьмого элемента И - НЕ соединен с третьим...

Номер патента: 1836679

Опубликовано: 23.08.1993

Авторы: Галяпа, Мариночкин, Смирнов, Сухарев

МПК: G06F 7/00

Метки: переключательных, программной, реализации, схем

..."слева вниз", Эти ответвления обозначены стрелками слева от аргументов Х 2, Х 4, Х 11,В начале вычисления триггера 1 принудительно по первому стробирующему сигналу устанавливается в единичное состояние. В процессе вычисления последовательно по шагам для каждого аргумента переключательной схемы на первый вход блока проверки на нечетность 2 подается сигнал "ответвление справа", на второй - "значение аргумента, указанного на лестничной диаграмме" и на третий - действительное состояние аргумента, Если для какого-либо аргумента "действительное состояние аргумента не совпадает с знэчением аргумента, указанного на лестничной"нулевые" сигналы с выхода триггера 1 и ячейки памяти 4 организуют работу мультиплексора 5 таким образом, что на первый...

Номер патента: 1839246

Опубликовано: 30.12.1993

Авторы: Берштейн, Казупеев, Коровин, Мелихов, Перельман

МПК: G06F 15/20, G06F 7/00

Метки: информации, нечеткой

...адреса эталонных ситуаций, группа информационных выходов которого соединена с группой информационных входов блока хранения эталонной ситуации, первый и второй входы записи и вход выбора устройства соединены с соответствющими входами блока микропрограммного управления, вход выбора операции устройства соединен с управляющим входом блока параллельного определения наибольшего или наименьшего числа, входы кода операции устройства соединены с выходами кода операции операционного блока, управляющий выход устройства соединен с выходом устройства блока микропрограммного управления, третья группа информационных входов устройства соединена с группой информационных входов блока последовательного сравнения с порогом, вход режима которого...

Номер патента: 1839247

Опубликовано: 30.12.1993

Авторы: Берштейн, Казупеев, Коровин, Мелихов, Перельман

МПК: G06F 15/20, G06F 7/00

Метки: информации, нечеткой

...48, Группа информационных выходов регистра 46 соединена с второй группой информационных входов сумматора 48. Группа выходов трех младших разрядов сумматора соединена с выходами 15 блока выбора эталона, Группа выходов трех старших разрядов результата суммирования поступает на элемент ИЛИ - НЕ 49, Выход "Перенос" сумматора 48 и выход элемент ИЛИ - Е 49 соединены с входами элемента И-НЕ 50, выход которой соединен с выходом 18 блока выбора эталона,На фиг. 4 входы дешифратора 51 соединены с адресными входами 24 блока 17 памяти. Сигнал 26 выбора соответствующего блока памяти от блока 8 управления вместе с сигналом 22 записи поступает на вход элемента И 52, выход которого соединен с . управляющим входом выбора дешифратора 51. При нулевом...

Номер патента: 1826784

Опубликовано: 27.06.1996

Авторы: Берштейн, Дедюлин, Казупеев, Коровин, Мелихов

МПК: G06F 7/00

Метки: информации, логической

...и эталонного значения нечеткого высказывания.На выходе схемы сравнения 8 формируется сигнал единичного уровня, если инверсия текущего значения больше эталонного и сигнал лог, 0 в противном случае,Коммутатор б предназначен для коммутации информации с выходов коммутатора 4 и выходов коммутатора 5. Коммутатор б работает в соответствии с табл. 3,На схеме сравнения 9 формируется сигнал единичного уровня, если значение на выходах коммутатора 4 больше, чем значение на выходах коммутатора 5 и сигнал нулевого уровня в противном случае.Коды настроек на реализацию заданной операции приведены в табл, 4.Рассмотрим работу устройства на примере самой сложной операции - операции эквивалентности,В регистры 1 и 2 заносятся значения нечетких переменных,...