Арифметико-логическое устройство

/24-24 30189 8.09.3.12. .А. В обано Бюл. У 47торов, Л.П.М.А.Чеперин Г. во СССР 1978, в А,П. Элеашины Единой е, 1981,УСТРОИС к автом ке и пред- иФметичесГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ ИЗО К АВТОРСКОМУ С(54) АРИФМЕТИКО-ЛОГИЧЕС КОЕ (57) Изобретение относится тике и вычислительной техн назначено для выполнения ар ких и логических операций. Цель изобретения - повышение быстродействияустройства. Последнее содержит тригруппы регистров 1-3, арифметико-логический блок 4, коммутатор 5, группуэлементов ИЛИ 6, распределитель тактовых сигналов 7, триггер 8. Операндычерез группу информационных входов записываются в первую и вторую группырегистров. Одновременно значения операндов поступают на группу элементовИЛИ для выявления количества значащих цифр. Количество значащих цифроперандов определяют реальное времявыполнения арифметических операцийв устройстве. Логические операциивыполняются за один такт работы устройства, 3 ип.Изобретение относится к автоматике и вычислительной технике и предназначено для выполнения арифметических и логических операций в процессорах ЭБМ и устройствах автоматики.Целью изобретения является повышение быстродействия устройства.На Фиг. 1 представлена структурная схема арифметико-логического уст" 10 ройства; на фиг. 2 - функциональная схема генератора тактовых импульсов; на Фиг. 3 - функциональная схема коммутатора.Арифметико-логическое устройство 15 (Фиг, 1) содержит три группы регистров 1-3, арифметико-логический блок 4, коммутатор 5, группу элементов ИЛИ 6, распределитель 7 тактовых сигналов, триггер 8, группу информацион ных входов 9, группу настроечных входов 10, настроечный вход 11, два управляющих входа 12 и 13, вход 14 запуска, выход 15 признака готовности результата, 25Распределитель 7 тактовых сигналов (Фиг. 2) содержит группу элементов И 16.1-16.к и группу элементов задержки 17.1-17,1 с (где к - число од-новременно анализируемых Групп опе ранда).Коммутатор 5 (Фиг, 3) содержит группу элементов И 18.1-18.1+ 1 и элемент ИЛИ 19.Устройство работает следующим образом.Под управлением сигнала с первого 12 и второго 13 управляющих входов в первую и вторую группу регистров 2 и 1 соответственно записывают ся значения операндов с группы информационных входов 9, после чего под управлением сигнала с входа 14 запуска на прямом выходе триггера 8 Формируется сигнал единичного уров ня, разрешающий запуск распределителя 7 тактовых сигналов, одновременно с этим на инверсном выходе триггера 8 Формируется сигнал низкого уровня (признак занятости устрОйства).Оба операнда с выходов первой 2 и второй 1 группы регистров поступают соответственно на входы первого и второго операндов арифметико-логического блока 4, на группу настроечных входов 10 которого подается код настройки, определяющий тип выполняемой операции, а на настроечный вход 11 поступает сигнал, определяющий арифметическая или логическая операциявыполняется устройством. Одновременно с этим на первые и вторые входыгруппы элементов ИЛИ 6 с выходов первой 2 и второй 1 группы регистровпоступают значения операндов для определения старшей значащей цифры. Количество значащих цифр операндов определяет время выполнения арифмети,ческих операций в устройстве посредством Формирования сигнала единичного уровня на выходе коммутатора 5,Единичный сигнал на выходе коммутатора 5 разрешает запись результата вычисления с выхода арифметико-логического блока 4 на третью группу регистров 3 и блокирует Формирование тактовых сигналов с выхода распределителя,одновременно с этим на инверсном выходе триггера 8 Формируется сигналпризнака готовности результата. Блокировка тактовых сигналов осуществляется посредством подачи сигнала единичного уровня с выхода коммутатора5 на вход сброса триггера 8. Величина квантования выходных сигналов распределителя 7 тактовых сигналоввыбирается в зависимости от выбораконкретного арифметико-логическогоблока 4 и числа одновременно анализируеьвк групп входной информации наруппе элементов ИЛИ 6,При выполнении логических операндединичный сигнал на выходе коммутатора 5 формируется под управлениемпервого сигнала с выхода распределителя 7 тактовых сигналов,Таким образом, Формирование результата на выходе устройства осуществляется за реальное время выполнения операции в арифметико-логическом блоке 4. Формула изобретенияАрифметико-логическое устройство, содержащее арифметико-логический блок, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит группу элементов ИЛИ, коммутатор, распределитель тактовых сигналов к триггер, причем вход запуска устройства соединен с тактовым входом триггера, прямой выход которогс соединен с входом распределителя тактовых сигналов, выходы которого соединены с соответствующими управляющими входами коммутатора, выход которого соединен с входом сброса триггера, инверсный выход которого является- Составитель В, СороИ. Шулла Техред М,Ходанич Л. Патай орр ед акаэ 8028/50 Тираж 668 Подписное%ПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб., д, 4/5 10 водственно-издательский комбинат "Патент", г, Ужгород аг П выходом признака готовности результата устройства, разряды, кроме млад. шего, группы информационных входов коммутатора соединены с соответствующими выходами группы элементов ИЛИ, первые и вторые входы которой соединены соответственно с входами первого и второго операндов группы информационных входов устройства и входами первого и второго операндов арифметико-логического блока, настроечный вход устройства соединен с входом признака функций арифметико-логического блока и младшим разрядом группы информационных входов коммутатора, группа настроечных входов устройства соединена с настроечными входами арифметика-логического блока, выход которого соединен с группой информационных выходов устройства.