G06F 7/00 — Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных

Номер патента: 1383332

Опубликовано: 23.03.1988

Автор: Просвирнин

МПК: G06F 7/00

Метки: выделения, заданном, интервале, числа

...блок 1 равнозначности выдает сигнал во время Т (фиг. 2 в, сигнал В), состояние триггера 5 не изменяется, поскольку на его втором входе в этот момент отсутствует синхроимпульс.Таким образом, синхроимпульс, время появления которого связано с тем типом информации, который подлежит выделению, записывает Лог. 1 в триггер 5 только в том случае, когда на выходе блока 1 равнозначности появляется Лог. 1. Появление Лог. 1 на выходе блока 1 равнозначности свидетельствует о том, что код входной информации попал в зону выделения, более широкую, чем выделяемый числовой интервал. Номер зоны выделения задается кодом зоны. Таким образом сра 20 25 30 35 40 45 50 55 батывание совокупности блоков 1, 3 и 5 говорит о том, что входное число попало в зону...

Номер патента: 1386987

Опубликовано: 07.04.1988

Автор: Самошин

МПК: G06F 15/173, G06F 7/00

Метки: вычислительной, однородной, среды, ячейка

...задержки в счетчик 31 на выходе элемента ИЛИ 33индицируется единичный сигнал, который запрещает запись информации в счетчик 31 и подготавливает его работу в счетном режиме. При появлении единичного сигнала на выходе элемента ИЛИ 13 на установочном входе счетчика 31 устанавливается нулевой сигнал, а элемент И 36 открывается для прохождения тактовых импульсов с пятого входа БПЗ на счетный вычитающий вход счетчика 31. Начинается отсчет интервала временной задержки, по окончании которого счетчик 31 переходит в нулевое состояние, которое через элементы ИЛИ 33 и 36 приводит к запрещению счетного режима счетчика 31 БПЗ группы 4.1 - 4.4, а поступая на третий инверсный вход элемента и 37, открывает его для прохождения тактовых импульсов с...

Номер патента: 1387006

Опубликовано: 07.04.1988

Авторы: Бабенко, Бартини, Макаревич, Спектор

МПК: G06F 15/177, G06F 7/00

Метки: коммутационное

...регистры 33 принимают информацию с первых выходов узлов 28 и через элементы 31 и 35 на счетный вход счетчиков 29 подается импульс, наращивающий их содержимое на единицу. Тем самым узел 28 подготавливается к чтению новой команды, Если же считанная в конкретном блоке 9 команда является командой Финиш, то на втором выходе дешифратора 34 появляется сигнал, запирающий элемент 31 и запрещающий прием информации в регистр 33. При этом тактовые импульсы, 138700610 15 25 30 Формула изобретения приходящие на вход 17 блока 9, не проходят на счетчик 29 и чтение содержимого последующих ячеек узла 28 не происходит.Команды настройки бывают трех типов: Стирание, Запись и Финиш. Выполнение этих команд начинается с дешифрации кода команды в дешифраторе...

Номер патента: 1388843

Опубликовано: 15.04.1988

Авторы: Пащенко, Рябченко

МПК: G06F 17/10, G06F 7/00

Метки: булевых, вычисления, производных

...14 и 14 арифметических ячеек 5 подблока 4 присутствуют величины 7(0,0,0) (0,0,1); Г(0,0,0)"(0,0,1); Р(0,1,0) (0,1,1); .(0,1,О) (0,1,1); Р(1,О,О) (1,0,); (1,0,0)(1,0,1); Г(1,1,0)(1,1,1); 7(1,1,0)Т(1,1,1). С выходов 14 и 14 арифметических ячеек 5 подблока 4, информация передается на входы подблока 4Благодаря соединениям на вуодах 13 и 13 арифметических ячеек 5 подблока 4 о присутствуют сигналы (О,О,О) (0,0,1); (0,1,0) (0,1,); (О,О,О). Г(О,О,); Г(0,1,0), Г(0,1,); 7(1,0,0) (1,О,1); У(11,0) (1,1,1); 2(1,0,0) (1,0,1); У(1,1,0) Х(1,1,1) соответственно, Через выходы 12, и 12 на адресные входы мультиплексоров 8, и 8арифметических ячеек 5 подблока 4поступает кодовая комбинация 00, В результате информация с первых информационных входов...

Номер патента: 1392555

Опубликовано: 30.04.1988

Авторы: Авгуль, Макареня, Мищенко, Семашко

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...1, (ход(,(10 и выл 11 Модуль рбо(аст слс.1) к)нсим (бр,103.11 а входы 4 1 О (н,)ьактся сигналы н;)стройки 1 ),1; спляс (Г гвенно, зна ния которы х ври н);1,(сж (т ,(ножств ) 115 х), х х=,. х 3) 11;1 ныло.( 11 ре;(,н(1 (ся л( Ичсск;(я 1)ункцня (рех (рсченныхх) , (н рс.1 е,(яс 1 21 5( нс ктор 031 нас 1 ройки 1- 1,Е 2)ЗИчения си(нал)н н;)с( роики чо(х,(я н реа,(и (аци(0 22ннов(их ло(и ких функций трех неречснных нри . 20 ве;(с ны и );б,(иц( (а,(ьные фу нкции но,(у чают нутем инвертирования и нерестановки соответствующих перел(енных) . Многофункциона,(ьный логический лоду,(ьи сол(ржа(ций элечент ИиЕИ и элемент с:ЛОЖЕ.11 ИЕ. 110 МОУЛК) ДВЛ, нричем нсрвый, второй и тре(ий входы модуля соединены с верным, н(орым и гретьим вхолачи элс че(гга...

Номер патента: 1392560

Опубликовано: 30.04.1988

Авторы: Соболев, Черников, Чудовский

МПК: G06F 7/00, G06F 7/60

Метки: анализа, замещения, полей, числовых

...значение ЧП 20 поступает на вхолы первого элемента И 2 и на первый вход четвертой схемы5 сравнения с разрялов с нулевого по (ив 2)-й второго входа 36 фор. мирователя и совместно с (ц - 1)-м разрядом того же вхола образует значение 1120, значение ЧП 21 поступает ца первый Вхол пятой схемы 16 сравнения с разрядов с ц-и по (2 п 2)-й Второго входа 36 фсрмиро. вателя значение ЗП 21 поступает с (2 ц 1) -го разряда Второго входа 36 формироватс.я, значение ЧП 22 поступает на первый Вхол шестой схемы 17 сравнения с разрялов с 2 ц-го по (Зп -2)-й второго Вхола 36 фср мирователя, значение ЧП 23 посту пает на вторые входы первой ц восьмой схм 12, 19 сравцсния с разрялов с Зц-го по (4 2)-й Второго вхота 36 формирователя, зцачс нис ПЗО потупат на...

Номер патента: 1396137

Опубликовано: 15.05.1988

Автор: Дергачев

МПК: G06F 7/00

Метки: булевых, вычисления, симметричных, функций

...коизобретений и оЖ, Раушска Заказ 2496 5 1 ИИПИ Гос ло делам 35 Москв 11 роизводственло-лолнгряфическое предприятие, г. Ужгород, ул. Проектная,Изобретение относится к автоматике и вычислительной технике и предназначено для реализации симметричных булевых функций четырех н менее переменных.5Цель изобретения - повышение надюкности за счет сокращения количества выводов.На чертеже представлена функциональ 10 ная схема предлагаемого устройстваУстройство содержит входы 1 - б Устройства, элемент РАВНОЗНАЧНОСТЬ 7, элемент НЕРАВНОЗНАЧНОСТЬ 8, элем ент И 9, элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 10, элемент ИЛИ-НЕ 11 и выход 12 устройства.Устройство реализует все симметричные булевые функции четырех переМенных с помощью настройки - подачи на входы модуля...

Номер патента: 1396138

Опубликовано: 15.05.1988

Автор: Дергачев

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...Москва, ЖРауаская наб., д. 4/5 Подписное Производственно-по:вграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к автоматике и вычислительной технике и предназначено для реализации всех бесповторных логических формул из трех и менее букв при равной. доступности5 прямых и инверсных выходов источни" ков информации.Цель изобретения - упрощение модуНа чертеже приведена функциональйая схема многофункционального логического модуля.Многофункциональный логический модуль содержит информационные входы 1-3 модуля, настроечные входы 4 и 5 модуля, выход 6 модуля, элемент СЛО 111 ЕНИЕ ПО МОДУЛ 10 ДВА 7, элементы И 9 и 9 и пороговый элемент 1 О, веса 2 О йходов которого равны единице, а поРог - трем. Модуль реализует все...

Номер патента: 1397898

Опубликовано: 23.05.1988

Авторы: Авгуль, Бенкевич, Изотов, Мищенко

МПК: G06F 7/00

Метки: арифметико-логический, модуль

...информации.5Цель изобретения - упрощение арифметико"логического модуля,На чертеже представлена схемаарифметико-логического модуля,Модуль содержит элемента РАВНОЗНАЧНОСТЬ 14, входы 58, выходы9 и 10.Выход 9 модуля является выходомрезультата арифметических операций,выход 10 - выходом переноса/заема ирезультата логических операций.Особенностью модуля является наличие совмещенных информационных инастроечных входов, на которые в зависимости от реализуемой функции подаются сигналы настройки, принимающие значения логических "0" и "1", атакже самих информационных сигналов,Операция Код настройки Модуль работает следующим образом.На входы 58 подаются сигналы настройки Б Ц соответственно. С выхода 9 снимается результат арифметических...

Номер патента: 1397899

Опубликовано: 23.05.1988

Авторы: Гриневич, Демидов, Ментюк, Семашко

МПК: G06F 7/00

Метки: однородной, среды, ячейка

...выполнения операции условногоперехода необходимо настроить третийАЛЭ 17 на операцию сравнения двухрезультатов операций первого и второго АЛЭ 15 и 16 в соответствии ссодержимым 42, и 42 регистров команд. Первые два АЛЭ 15 и 16 могутвыполнять любые операции над входными переменными, поступающими по любым информационным входам. Если результаты операций первого и второгоАЛЭ 15 и 16 сравнялись, то дальнейшее выполнение программы будет опре 3 139 деляться первым регистром команд и на выход ячейки будут выдаваться результаты первого АЛЭ 15 через демультиплексор 25. В противном случае будут выдаваться результаты второго АЛЭ 16 через демультиплексор 28,При выполнении операции самодиагностирования ячейкой необходимо, чтобы данные поступали с...

Номер патента: 1401448

Опубликовано: 07.06.1988

Автор: Музыченко

МПК: G06F 7/00

Метки: булевых, реализации, симметричных, функций

...о 8 (п+1) разрядов сумматора 3 формируется код суммы числа единиц во входном коде, При этом сигналом с выхода счетчика 12 блока 5 управления блокируется дальнейшая работа устройства. Код числа единиц входного кода с выходов младших разрядов сумматора 3 поступает на входы блока 4 формирования результата.В случае реализации пороговых функций на входы 7 блока 4 формирования результата подается код, дополнительный порогу реализуемой функции,Блок 4 выполнен в виде сумматора. При этом, если во входном коде число единиц не менее порога, то на выходе переноса сумматора, являющемся выходом 11 устройства, будет единичный сигнал, в противном случае - нулевой.В случае реализации элементарных симметричных функций на входы блока 4 формирования...

Номер патента: 1401449

Опубликовано: 07.06.1988

Авторы: Белов, Каверзнев, Метлицкий

МПК: G06F 7/00

Метки: коммутационная, сеть

...сигнала, а справа - вариант реализации коммутатора 1 на обычных мультиплексорах (микросхема К 155 КП 2), На фиг.З.показаны состояния коммутаторов 1 при коде сдвига 101 (5, ), элементы И 3, элемент ИЛИ 4 и сумматора 5 по модулю два.Устройство работает следующим образом.Пусть И=8; п=З. Рассмотрим матрицы управляющих сигналов для всех сдвигов для сети с 012 012 012 012 000 111 011 101 100 011 111 ООО 1 О ОО о 50 Сдвиг 4 Сдвиг 5 Сдвиг б Сдвиг 755 012 012 012 О 12 ОО 1О ОО 1 ОО ОООО 1 ОО ОО 111 011 100 оо о о Каждый столбец матрицы представляет собой значения управляющих сигналов на 2" коммутирукицих элементахсоответствующего яруса сети. В каждой паре управляющих сигналов первого яруса значения разрядов меняются в соответствии с кодом...

Номер патента: 1411729

Опубликовано: 23.07.1988

Авторы: Волченская, Дудкин, Князьков, Пуолокайнен

МПК: G06F 7/00

Метки: однородной, сети, трассирующей, ячейка

...каждой ячейки.Подготовка сети к распространению волны требует подачи сигнала сброса на входы 18 всех ячеек сети, подачи 3 141дом формирователя 4, второй выход 49блока - с входом блока 5, третий выход блока - с выходом 19 ячейки.Формирователь 4 маркера (фиг.5)состоит из элемента ИЛИ 50 и триггера 51 индикации маркера.Блок 5 памяти направлений (фиг.б)содержит триггеры 52-59 для восьминаправлений, элементы ИЛИ 60-62, эле менты И 63 и 64, элемент 65 задержкии элемент НЕ 66. В блок поступаютгруппы сигналов с выходов блоков б и7 (входы 67-70 и 71-74 соответственно). Нулевые выходы 75-78 и 79-82,ортогональных 52-55 и диагональных56-59 триггеров образуют группы выходов блока 5, сигналы с которых поступают на информационные вхопы...

Номер патента: 1411730

Опубликовано: 23.07.1988

Авторы: Авгуль, Изотов, Торбунов, Якуш

МПК: G06F 7/00

Метки: логический, модуль, универсальный

...логическая функция четырехпеременных Г(х ,х ), определяемаяфвектором настройки Ц=(33,031 ). 25Рассмотрим алгоритм настройки.Пусть у . - значение реализуемой устройством логической функции Г(х ,х,)4на -3 наборе переменных х х4=1,16. Сформируем следующие кортежи 3 30 Вектор значений Г(х ,х )й411 б=(3,0,0,0,0,0,0, 0,1,0, 3, 3, 1,0),Находят кортежи Ч,А,В,С,0:Ч=(0,3,3,3,0,3,0,1,0,0,0,0,0,0,3).откудаУ(х х) хх чххИз таблицы настроек находят, что Ч 1(х фх 4) является девятои типово2.ф 4функцией трех переменных, следовательно, сигналы настройки равны:33 -х ,33 . ОфЫЗ-хйф 114 хзБ хтАналогично функция Е (х х ) яв 2. 4 ляется восьмой типовой функцией трех переменных и определяемые ею сигналы настройки равны :Ц =Ц =31 = 0 ; Б =х ; Б =х8 3 10 11 4...

Номер патента: 1411731

Опубликовано: 23.07.1988

Авторы: Викентьев, Лепихина, Синегубов

МПК: G06F 7/00

Метки: модуль, настраиваемый, функциональный

...вход х сиги ф3нала 1, а на вход х сигнала Ц,Входы х и х при этом отождествляются с К- и Б-входами триггера соответственно. Подставляя эти значенияв систему , получаютЦ(М, )КБ Е,.,==ЯКА О, КЧБР, ,Функциональный модуль реализует Б-триггер при подаче на вход х сигме ювз нала 1 , а вход хз соединяется непосредственно с входом х . Входы х, и х отождествляются с К- и Б-входами соответственно. Подставляя эти значения в систему , получаютЯ,"= (БЧ) К.БК:=БАХЧИКЧЯК=ЯЧОКДля того, чтобы модуль реализовал КБ-триггер, необходимо настроить его так же, как для реализации К- или Е-, или Б-триггера, полагая запрещенной одновременную подачу сигнала единицы на Я- и К-входы триггера.Функциональный модуль реализует ВЧ-триггер при подаче на вход х сиг 11...

Номер патента: 1411732

Опубликовано: 23.07.1988

Авторы: Бурназян, Гунько

МПК: G06F 7/00

Метки: однородной, структуры, ячейка

...относится к автоматике и вычислительной технике и предназначено для построения плоскостных однороднъм структур, реализующих про извольные логические функции при условии равной доступности прямых и инверсных выходов источников информации еЦель изобретения - упрощение ячей О ки.На фиг.1 приведена функциональная схема ячейки; на фиг.2. - логические и коммутационные схемы, реализуемые ячейкой путем настройки. 15Ячейка содержит первый 1 и второй 2 информационные входы, первый 3 и второй 4 настроечные входы, мультиплексор 5, элемент ЗАПРЕТ 6, элемент И 7, мажоритарный элемент 8, первый 20 9 и второй 10 выходы.Путем подачи настроечных сигналов 2 и 2соответственно на первый 3 и второй 4 настроечные входы ячейка настраивается на...

Номер патента: 1413619

Опубликовано: 30.07.1988

Авторы: Викентьев, Лепихина, Синегубов

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...на входсигнала "О", при этом вход х отождествляется с Р-входом триггера, входы х и хз - с Ч-входом триггера. Подставляя эти значения в формулу (1), получим- (Ч ча,)ЧЧ БЧ = О Чч ПЧ Многофункциональный модуль реализует 1 К-триггер при подаче на вход х сигнала 1 а на вход х 4 - сигнала а при этом входы х и х отождествляются с К- и 1-входами триггера Подставляя эти значения в формулу (1) получим а",": (1 ч а)КЧ 1 а: 1 К ч ах К ч 1 а.,= Ка+. ч 1 ас 1Многофункциональный модуль позволяет реализовать ТЧ-триггер при подаче на вход х 4 сигнала апри этом вход х, отождествляется с Ч-входом триггера, а входы х и хз - с Т-входом триггера. Подставляя эти значения в формулу (1), получим(Тча,)ТчЧ Т О,чЧ Т ат ачЧ т ачЧТ а,а,ча, (т ч Ч)...

Номер патента: 1418694

Опубликовано: 23.08.1988

Авторы: Аляев, Банников, Журавлев

МПК: G06F 7/00

Метки: многофункциональный, модуль

...и менее букв, в него введены дополнительно девять 5 О элементов И и десять элементов ИЛИ, причем второй вход второго элемента ИЛИ соединен с выходом восемнадцатого элемента И, первый, второй и третий входы которого соединены соответственно с восьмым и одиннадцатым входами модуля и выходом тринадцатого элемента ИЛИ, первый и второй вхо" ды которого соединены соответственно с десятым входом модуля и выходомдевятнадцатого элемента И, первый ивторой входы которого соединены спервым и вторым входами модуля, двенадцатый вход которого соединен стретьим входом третьего элемента И,второй вход третьего элемента ИЛИ соединен с выходом двадцатого элементаИ, первый и второй входы которого соединены соответственно с первым входом модуля и выходом...

Номер патента: 1418695

Опубликовано: 23.08.1988

Авторы: Волченская, Егоров, Князьков, Тепляков

МПК: G06F 7/00

Метки: однородной, структуры, ячейка

...связи с последним элементом каждого каскада, за исключением каскада, соединенного с выходом схемы, - системы (7) функций,остальные ячейки настраиваются на ре-ализацию системы (6) функций. В результате в однородной структуре бу:дет сформирована комбинационная схемадля вычисления заданной булевой функции от К переменных, в которой информационные каналы сформированы изпоследовательностей ячеек, настроенных на выполнение коммутационныхфункций, а узлы преобразования информации - из ячеек, реализующихоперации логического умножения и сложения двух переменных,Установка триггеров 17 и 18 ячеек однородной структуры в устройствевыполняется следующим образом, Нагруппу входов 232323однородной структуры (фиг,2) подается управляющий вектор и = 1, 1, 1...

Номер патента: 1418696

Опубликовано: 23.08.1988

Авторы: Вислович, Куклин, Яковлев

МПК: G06F 7/00

Метки: булевых, реализации, функций

...1 аргумента обнулен, в счетчике 2 записано число реализуемыхбулевых функций, в блоке 5 памятисмещений булевых Функций записанапоследовательность и-разрядных двоичнйх кодов, число которых равно числу реализуемых булевых функций. В соответствии с адресом, хранящимся в счетчике 2, из блока 5 памяти смещений булевых функций извлекается двоичный код, который в сумматоре 4 суммируется с двоичным набором значений аргументов булевой функции, для которого ее значение должно быть вычислено, хранящимся в аргументе 1. Результат суммирования поступает на входы узла 6 реализации дизъюнктивной нормальной Формы, которая и вычисляет булевую функцию, заданную в дизьюнктивной нормальной форме.Содержимое счетчика 2 увеличивается на единицу в течение...

Номер патента: 1424005

Опубликовано: 15.09.1988

Авторы: Беляков, Белякова

МПК: G06F 7/00

Метки: булевых, вычисления, систем, функций

...упрззлеция, вход 28 запускаустройств, пятый выход 29 блока 12 40упрдпленця,Граф-схема работы блока упрдьленця 1 фцг. 2) содержит следующие обозцд сцця мцкроопердццй и признаков:45Л 1 - микроопердцця одновременного.сброса в Осчстчцкд, регистров,регистров команд, эдписц информациив сдвцгающцй регистр с входов дляподачи переменных, усгдцовкд пРизнака готовности результата рдвным О(т.е, результат отсутствует);Л 2 - микрооперация записи в регистры комднд,А 3 - микроопе 1)ацця записи в регистры,Л 4 - микрооперация одновременногосдвига сдвигающего регистра и увеличения счетчика на 1; А 5 - установка признака готовности результата равным 1;Р - признак окончания вычислений всеми обрабатывающими блоками устройства, При Р = 0 каждый иэ них...

Номер патента: 1424006

Опубликовано: 15.09.1988

Авторы: Авгуль, Изотов, Мищенко, Смирнов

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...элемент СЛОЖЕНИЕ ПОМОДУЛЮ ДВА 3, входы 4-9, выход 10.Многофункциональный логическиймодуль раб:тает следующим образом.Н вход 4 подается переменная Х ,ца вял 5-9 - сигналы настройки,пРццц 5 п 5 ежащ 5 е мцожеству 0,1,Х 4,Х,Х,Х, . На выходе 10 модуля реалиуетс ц логическая функция, определяема 5 ервообразцой(Х,5,ц )=К(К(К(х,ц 4,ц ),ф 4) ф 6)1где ( - функция равнозначности.Зццчеция сигналов настРойки модуц цв ре 555 за 5 ию 22 типовых функцийтрех ерцмсццых приведены в таблице Типовая реализуемая функция ХЧ ХХХХ 4 ХХХ,Х,ХХ,Х,ХХ Х 5 ХХХХ 4 ХХУ Х ХХ У Х 4 ХХ(пстальцые функции получают путеминвертирования и перестановки соответствующих переменных). формула изобретенияМногофункциональный логический модуль, содержащий элемент СЛОЖЕНИЕ ПО МОДУЛЮ...

Номер патента: 1424007

Опубликовано: 15.09.1988

Авторы: Беляков, Варцаба

МПК: G06F 7/00

Метки: булевых, вычисления, систем, функций

...на вход регистра 5 адреса (в младший разряд), В регистр 9 записывается информация, поступающая из регистра 4 команд, В шинные формирователи 6 из блока 13 управления пода 10 ется сигнал, который устанавливает шинные формирователи 6 в состояние импеданса, при этом блок 11 отключен от выхода регистра 5 адреса (режим считывания из стека). Мультиплексор15 7 настраивается на передачу значений из регистра 9, С выхода мультиплексора 7 значения поступают на адресные входы блока 8 памяти, откуда информация заносится в регистр 4 команд. При переходе к выполнению подпрограммы происходит настройка мультиплексора 3 по управляющим сигналам, поступающим в регистр 10, которые затем передаются на управляющие входы муль 25 типлексора 3, на прием...

Номер патента: 1425648

Опубликовано: 23.09.1988

Авторы: Стефанов, Фатхи

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...поступают различные логические сигналы,формируя иа выходе элемента НЕРАВНОЗНАЧНОСТЬ 21 сигнал ".Лог. 1", сигнализирующем о наличии константнойнеисправности в многофункциональномлогическом модуле.Например, при возникновении неисправности типа константа нуля навыходе элемента И 6 на входном наборе Х 1 Х 2 ХЗ и при значении сигналовнастройки Х 4 = 0 и Х 5 = 0 на информационном выходе 14 устройства присутствует сигнал нЛог 0", так как нина одном из выходов элементов И 6-8не формируется сигнал "Лог,Параллельно с этим на выходах элементов И 16 и ИЛИ 20 присутствует сигнал "Лог.1". Значит на входы элемента НЕРАВНОЗНАЧНОСТЬ 21 поступают различные сигналы, что вызывает формирование сигнала "Лог, 1" на его выходе.Проанализировав функционирование...

Номер патента: 1425649

Опубликовано: 23.09.1988

Авторы: Громаковский, Светличная

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...все КП, соответствующие сос тоянию "Е" на каких-либо входах, из М входов перекодируются в КП, соответствующие логической "1", как в (2) и в (6) .Третья команда говорит о наличии недопустимого сочетания элементов, как в (3) на входах М, Третьи команды из формирователей 9 поступают на входы формирователя 14 признака недопустимого сочетания аргументов,На элементах И 27 группы собираются признаки для всех типов БФЭ, а мультиплексор 28 выбирают из них тот, который соответствует рассчитываемому в данный момент БФЭ типа,1, Этот55 признак поступает на выход 26 модуля.Первые и вторые команды с выходов формирователей 9 поступают на информационные входы соответственно перво 6496го 15 и второго 16 коммутаторов ко -манд, которые под воздействием...

Номер патента: 1430950

Опубликовано: 15.10.1988

Авторы: Астановский, Поддубный

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...Е 2, Е, 2 и Е подаются соответственно на информационные входы 1-5 модуля и являются информационными, переменные Е, Е и Е снимаются с выходов первого, второго и третьего разрядов счетчика и являются настроечными.Работа модуля при различных режимах настройки описывается в табли - це. от типа реализуемой модулем логической функции, заданной в ДНФ, приведено в таблице,Например, необходимо построить модуль для выполнения логической функции4(х х,) - х х х + х+ х Арифметический полином, характеризующий тип данной логической функции,имеет вид 3+1+1, В таблице арифметический полином данного вида содержит ся под номером 2, Сггачала подается импульс на вход 6 сброса модуля. После его окончания, на счетный вход 7 модуля подается (согласгго...

Номер патента: 1430951

Опубликовано: 15.10.1988

Авторы: Астановский, Поддубный, Черепов

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...входкоторого соединен с выходом пятогоэлемента И, первый вход которогосоецинен с шестым входом модуля,седьмой вход которого соединен спервым входом шестого элемента И выход которого соединен с вторым входом первого элемента ИЛИ, третийвход второго элемента ИЛИ соединенс выходом седьмого элемента И, первый вход которого соединен с выходомчетвертого элемента ИЛИ, первый входкоторого соединенс пятым входом модуля, восьмой вход которого соединенс вторым входом седьмого элемента И,выход первого элемента И соединен спервым входом пятого элемента ИЛИ,выход которого соединен с вторымвходом второго элемента И, девятыйвход модуля соединен с первыми вхоНастройка Арифметический полином пп О О Е ЕР ЭЕФЕгЕ(22 + Ез + 2) 2 го з 143 дами шестого...

Номер патента: 1432499

Опубликовано: 23.10.1988

Авторы: Авгуль, Мищенко, Супрун, Якуш

МПК: G06F 7/00

Метки: вычисления, логических, систем, функций

...1) где= 1 2,и-Б = 1, 2, , 2 . При этом г-евыходы второго дешифратора 2, длякоторых р,. = у,. , объединяютсяна входе одного из элементов ИЛИ -йгруппы 4;, выход которого подключается к первому входу -го элементаСЛОЖЕНИЕ ПО МОДУЛЮ 2 бх второй входкоторого подключен к выходу 1-го коммутатора 5, а выход соединяется сФ1-м выходом 9 устройства, на котором и реализуется заданная логическая.функция Е;(х , х ,., хп)Работу предлагаемого устройства рассматривают на примере реализации трех логических функций памяти переменных (табл. 1).Разлагают функции К;(х т х х х, х), гдето=1 2, 3, по 1 с= переменным х и х (табл. 2):т(х х хп хт х) =х хп ср ч Ч хх сР. Ч х,. х ср, ЧххитрРассматривают, например, реализации функции Г(х, х, х х 4, х).Иэ табл. 2...

Номер патента: 1432500

Опубликовано: 23.10.1988

Авторы: Авгуль, Супрун

МПК: G06F 7/00

Метки: булевых, вычисления, симметрических, функций

...симметрических булевых функций содержащее три элемента НЕ, вход -го (х=1,2,3) из которых соединен с -м информационным входом устройства, о т л и ч аО ю щ е е с я тем, что, с целью упрощения за счет уменьшения числа внешних входов, оно содержит тринадцать элементов ИЛИ-НЕ, первый вход первого из которых соединен с первым настроечным входом устройства, второй настроечньгй вход которого соединен с первым входом второго и первым входом третьего элементов ИЛИ-НЕ, третий настроечный вход соединен с первым входом четвертого и первым входом пятого элементов ИЛИ-НЕ, четвертый настроечный вход соединен с первым входом шестого элемента ИЛИ-НЕ, второй вход которого соединен с вторым входом второго и вторым входом четвертого элементов ИЛИ-НЕ и...

Номер патента: 1437853

Опубликовано: 15.11.1988

Авторы: Киреев, Лысенков, Панов

МПК: G06F 7/00

Метки: однородной, среды, ячейка

...временных и рекуррентцых булевых Функций.На фиг. 3 изображена однородная среда, реализующая функциональцую схему синхронизированного КБ-триггера, матрица настройки которой имеет вид (в матрице настройки числа представлены в десятичной системе счисления); б 5 3 25 5 4 1 б 4 3 25 4 б 5 б О 0 4 5 б 0 0 СЛ Н= Формула изобретеция Ячейка однородной среды, содержащая пять триггеров, восемь элементов И, элемент ИЛИ и настраиваемый логический элемент, причем вход сброса ячейки соединен с нулевыми входами первого, второго, третьего, четвертого и пятого триггеров, единичные входя которых соединены с первым, вто-.рым, третьим, четвертым и пятым настроечными входами ячейки соответственно, прямой выход первого триггера соединен с первыми входами...