Устройство для вычисления систем булевых функций
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1509865
Автор: Беляков
Текст
,150 Р 70 51) 4 ГОСУДАРСТВЕННЫЙ НОПО ИЗОБРЕТЕНИЯМ И ОТНПРИ ГННТ СССР ТЕТЫТИЯМ ПИСАНИЕ ИЗОБРЕТЕНИ У кого Таб./Под. молова. - с74. СССР 1986. 1.Ф АВТОРСКОМУ СВИДЕТЕЛ(56) Информационные системьличная обработка информациред. Е,П, Балашова и В,Б.Л,: Энергоатомиздат, 1985,Авторское свидетельствоВ 1424005, кл, С 06 Р 7/00,(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛТЕМ БУЛЕВЫХ ФУНКНФ(57) Изобретение относится к автоматике и вычислительной технике и предназначено для вычисления систем булевых функций. Цель изобретения - увеличение производительности устройства. Устройство содержит 0+1 сдвиговый регистр 2,-2 , И+1 блок постоянной памяти 3,-3 , И+1 регистр команд 4,-4 , И+1 регистр 5, - 5И элементов И 6,-6, элемент ИЛИ 7 и блок управления 8. В первых И обрабатывающих блоках устройства обеспечивается вычисление подфункций заданной системы булевых функций, конечный результат которой вычислится в (И+1)-м обрабатывающем сйЖ блоке, 2 ил.А 2 - запись информации в регистрэ 0команд 4, из блока 3, постоянной памяти 3АЗ - запись в регистр 5;, сдвигинформации на сдвиговом регистре 255 А 4 - обнуление регистра 5начальная установка регистракоманд 4, запись информа"ции в сдвиговый регистр 2 ,3 150Изобретение относится к автоматике и вычислительной технике и пред"назначено для вычисления системы булевых функций.Цель изобретения - сокращениевремени, повьппение производительности устройства,На фиг. 1 представлена схемаустройства для вычисления систембулевых Функций; на фиг. 2 - блоксхема алгоритма работы устройства.Устройство для вычисления систембулевых функций содержит И группвходов 1,-1аргументов устройства(где М - количество обрабатываемыхгрупп переменных), 0+1 сдвиговый регистр 2,-2 , И+1 блок 3,-3 постоянной памяти, И+1 регистр команд4,-4 + И+1 регистр 5,-5 н, 1элементов И 6-6 элемент ИЛИ 7,блок 8 управления, вход 9 запускаустройства, вход 10 признака готовности результата блока управления,вход 11 признака готовности частичного результата блока управления,выход 12 признака конца операцийустройства, пять выходов 13-17 разрешения записи блока управления,выход 18 начальной установки блокауправления, выход 19 признака блокировки записи блока управления, двавыхода 20 и 21 управления сбросом,блока управления, два выхода 22 и 23управления сдвигом блока управления,выход 24 устройства. Блок-схема алгоритма работы устройства (фиг. 2) содержит следующие обозначения условий и микроопераций:А 1 - значение признака готовностирезультата 10 блока управления равна нулю, обнуление регистра 5 К (К = 1, И+1),начальная установка регистракоманд 4 К, запись информациив сдвиговый регистр 2,(- 1, И)д 9865 4 А 5 - запись информации в регистр команд 4 из блока 3 постоянной памяти; 5 А 6 - значение признака готовности результата 10 блока управления равно единице; А 7 - запись в регистр 5 щ, сдвигинформации на сдвиговом ре- О гистре 2 Р 1 - значение на входе 11 признака готовности частичного результата блока управления; Р 2 - значение на входе 10 призна ка готовности результата блока управления.Устройство работает следующим образом,В исходном состоянии на входы 1- 20 1 аргументов устройства поданы значения исходных логических переменных. Работа устройства начинается с подачи импульса на вход 9 запуска устройства, после чего блок 8 управ ления начинает отработку алгоритма (Фиг. 2) . Каждый -й обрабатывающий блок реализует вычисление подфункций по соответствующим программам. В момент получения результата -м обраба тывающим блоком в старшем разряде регистра 4, команд, и соответственно на выходе элемента И 6;, формируется значение лог. "0", блокирующее дальнейшую запись в регистр команд4,. После вычисления частичного результата в первых И обрабатывающих блоках (условие Р 1=0) выполняется вычисление в (0+1) обрабатымвающем блоке. 40 После вычисления результата (признак Р 2-1) блок 8 управления переходит в свое конечное состояние, результат вычисления передает - ся на выход 24 устройства. 45Работу устройства рассмотрим на примере вычисления системы булевых функций 1 Г Уг Тэ, Уот. 12 переменных, представленную в виде композиции подфункций:1 Зф , = Е,ЧЕ 74 = 21 ф где 2, = Х,У ХЧ Х2 = Х 11 ЧХ Хь Х Е = Хе(ХЧХ);Е = ХЧХьч Х 1 т656динен с входом признака готовности частичного результата блока управления, вход запуска и выход признака конца операции которого соединены соответственно с входом запуска устройства и выходом признака конца операции устройства, о т л и ч а ю - щ е е с я тем, что, с целью повышения производительности устройства, оно содержит Х сдвиговых регистров, (И+1)-й регистр, (И+1)-й блок постоянной памяти и (И+1)-й регистр команд, причем второй выход разрешения записи и первый выход управления сдвигом блока управления соединены соответственно с входом управления записью и входом управления сдвига 1-го сдвигового регистра, информационный вход которого соединен с входами аргументов -й группы устройства, выход -го сдвигового регистра соединен с входом старшего разряда адреса .-го блока постоянной памяти, входы остальных разрядов адреса которого соединены с выходом -го регистра, -й информационный вход (И+1)-го сдвигового регистра соединен с выходом х-го регистра команд, вход управления сдвигом и вход разрешения записи (И+1)-го сдвигового регистра соединены соответственно с вторым выходом управления сдвига и третьим выходом разрешения записи блока управления, второй выход управления сбросом и четвертый выход разрешения записи которого соединены соответственно с входом разрешения сброса и входом разрешения записи (И+1)-го регистра, информационный вход которого соединен с выходом (И+1)-го регистра команд и выходом устройства, выход (И+1)-го блока постоянной памяти соединен с информационным входом (И+1)-го регист 30 Формула изобретенияУстройство для вычисления систем булевых функций, содержащее сдвиговый регистр И блоков постоянной памяти, И регистров команд, И регистров, И элементов И (И - количество обрабатываемых групп переменных), блок управления и элемент ИЛИ, причем выход старшего разряда -го регистра команд (=1,И) соединен с -м входом элемен 40 та ИЛИ и первым входом -го элемента И, второй вход которого соединен с выходом признака блокировки записи блока управления, информационный вход -го регистра соединен с выходом -го регистра команд, информационный вход которого соединен с выходом -го блока постоянной памяти, первый вход управления сбросом и первый выход разрешения записи бло ка управления соединены соответственно с входом разрешения сброса и входом управления записью -го регистра, выход начальной установки блока управления соединен с входом установ 1 11ки в 1 старшего разряда д -г о р егистра команд , вход разрешения записи которого соединен с выходом 1-г о элемента И , выход элемента ИЛИ сое 15098Устройство имеет И=3 обрабатывающих блока для вычисления подфункций. В первый блок подаются переменные Х Х , Х Х и вычисляются подфункции 2, и Е ; во второй переменные5 Х Х,. Х, Х, и вычисляется 211 фв третий - переменные Х, Хз, Х , Х, и вычисляются 2 и Е . Подфункции в первых М обрабатывающих блоках вычисляются за время Т и4 Т, где Т - время обработки одной переменной (микрооперации АЗ и А 2), Исходные функции в (И+1)м обрабатывающем блоке вычисляются за время, не превьппающееуЭффект от применения устройства поясним на рассмотренном вьппе примере, Если в прототипе требуется для вычисления системы булевых функций время Т,= 12 Т(так как переменных 12), то предлагаемое устройство вычисляет ту же систему функций за время Т= 4 Т+ + 5 Т= 9 Т, Эффект повышения производительности устройства будет тем 25 больше,чем меньше число подфункций будет вычисляться в устройстве и чем меньше переменных будет обрабатываться в каждом обрабатывающем блоке. ра -команд, выход старшего разрядакоторого соединен с входом признакаготовности результата блока управления, пятый выход разрешения записии выход начальной установки которогосоединены соответственно с входомразрешения записи и входом установки в "1" старшего разряда (И+1)-горегистра команд, выход (И+1)-го сдвигового регистра соединен с входомстаршего разряда адреса (И+1)-го блока постоянной памяти, входы остальныхразрядов адреса которого соединены свыходом (И+1)-го регистра.1509865 Составитель В, СорокинА. Шандор Текред А.Кравчук. едакт орректор С. Шекм Подписное зобретениям от аушская наб.,роизводственно-издательский комбинат "Патент", г. Ужгор Гагарина, 101 каз 5812/45 НИИПИ ГосударТираж бб 8 венного комитета по 113035, Москва, Жиям при ГКНТ СССИ
СмотретьЗаявка
4343293, 19.11.1987
ФИЛИАЛ "ВОСХОД" МОСКОВСКОГО АВИАЦИОННОГО ИНСТИТУТА ИМ. СЕРГО ОРДЖОНИКИДЗЕ
БЕЛЯКОВ СТАНИСЛАВ ЛЕОНИДОВИЧ
МПК / Метки
МПК: G06F 7/00
Метки: булевых, вычисления, систем, функций
Опубликовано: 23.09.1989
Код ссылки
<a href="https://patents.su/4-1509865-ustrojjstvo-dlya-vychisleniya-sistem-bulevykh-funkcijj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для вычисления систем булевых функций</a>
Предыдущий патент: Устройство для вычисления систем булевых функций
Следующий патент: Многофункциональный модуль
Случайный патент: Ионизационная камера