G06F 11/10 — добавлением специальных двоичных разрядов или знаков к кодированной информации, например путем контроля по четности, с отбрасыванием девятых или одиннадцатых членов ряда

Номер патента: 1003088

Опубликовано: 07.03.1983

Автор: Акопов

МПК: G06F 11/10

Метки: блоков

...5, элемент ИЛИ б, триггер 7, информационные входы 8 -8 иустройства, тактовый 15вход 9, управляющий вход 10, синхронизирующий вход 11, выход 12 устройства.Устройство работает следующимобразом. 2 ОНа вход 10 поступает код операции,который получает блок управления(не показан ) для выбора режима работы, Тактовые импульсы, формируемыегенератором блока управления, поступают на вход 9, а сигнал окончанияработы поступает на вход 11 устройства.Перед началом работы триггер 7устанавливается в нулевое состояние,в счетчик 5 записывается числом щ,формируемое шифратором по коду навходе 10. Значение.в различнодлякаждого режима работы и определяетсязаранее. При этом в каждом тактеработы блока управления выполняется %сложение по модулю два...

Номер патента: 1005060

Опубликовано: 15.03.1983

Авторы: Бондаренко, Горбачев, Жуков, Хавкин

МПК: G06F 11/10

Метки: запоминающее, информационного, команд-процессор, тракта

...ЦВМ ю последовательных запросов (где в - число ячеек в зоне),позволяющиМ произвести считываниевсех слов неисправной зоны. Это позволяет произвести на сумматоре 4поразрядное суммирование по модулюдва неисправного слова со всей заданной зоной ЗУ,После окончания суммирования иполучения исправленной информацииблок б управления закрывает входныеэлементы,И 3 и открывает выходныеэлементы И 5, что позволяет переписать исправленную информацию ввыходной регистр 1 ЗУ.Одновременно с этим происходит:обращение к устройству прерыванияпрограмм, по которому происходит 5 восстановление в счетчике команд адреса отказавшей ячейки. Кроме то-го, происходит запуск. блока управления памятью. Этот блок вырабатывает управляющие сигналы для блока 8 памяти запрос,...

Номер патента: 1012261

Опубликовано: 15.04.1983

Авторы: Мельников, Ямнов

МПК: G06F 11/10

Метки: двоичного, кода, нечетность

...3 сдвига, второй элемент ИЛИ 4, триггер 5, неполный дешифратор 6, первый элемент НЕ 7 триггер 8 фиксации сдвига, второй элемент И 9, третий элемент И 10; одновибратор 11, третий элемент ИЛИ 12, второй элемент НЕ 13, элемент задержки ,14, четвертый и пятый элементы И 15и 16 соответственно, четвертый элемент ИЛИ 17, информационные входы устройства 18, вход тактовых импульсов 19, выхода устройства 20.Выходы регистра 3 сдвига соединены с входами неполного дешифратора 6, единичные выходы регистра 3 сдвига соединены с входами третьего элемента ИЛИ 12, выход третьего элемента ИЛИ 12 соединен с входом второго элемента НЕ 13 и вторым входом первого элемента И 2, выход второго элемента НЕ 13 соединен с входами установки в нуль триггера 5 и...

Номер патента: 1012262

Опубликовано: 15.04.1983

Автор: Рощин

МПК: G06F 11/10

Метки: дешифратор, коррекцией, ошибок

...контрольного раз"ряда 11,В состав блока 7 контроля входятпервый 12 и второй 13 сумматоры помодулю два, первый элемент И 14, 50первый элемент НЕ 15, второй .элементИ 16, второй 17 и третий 18 элемен-.ты НЕ и элемент ИЛИ-НЕ 19.Блок 7 контроля фиксирует следующие ошибки: отсутствие на выходевозбужденной шины, вызванное неисправностью схемы совпадения или одного из ключей,ф возбуждение лишнейшины, вызванное неисправностью схемы совпаденияили ключа третьейгруппы; возбуждение одной, но не.той 60шины, которая должна быть возбуждена,вызванное неисправностью одного изтриггеров регистра.Устройство работает следующимобразом. При поступлении на входы дешифратора 3 единичной комбинации сигна-, лов на выходе дешифратора 3 появля- ется...

Номер патента: 1013958

Опубликовано: 23.04.1983

Авторы: Терзян, Торосян

МПК: G06F 11/10

Метки: информации, коде, хэмминга

...О О 1 1 О О 1 1 О О О 1 1 1 1 О О О О О О О где а. --й разряд регистра 1( =1,215) .Первый контрольный разряд форМируется в триггере 3 сложением по щод 2 техразрядов слова, кото 2контрольных выходов устройства, тактовый вход устройства. соединен со входом синхронизации каждого триггера группы и через элемент задержки сб счетным входом счетчика, выходы которого соединены с управляющими входами первого и второго мультиплексоров и с управляющими входами соответствующих триггеров группы, кроме п-го, выход второго мультиплексора соединен со счетным входом и-го триггера.На чертеже представлена схема предлагаемого устройства.Устройство содержит приемный регистр 1, мультиплексоры 2, и счетных триггеров 3 -3, сумматор 4 по модулю два, счетчик 5,...

Номер патента: 1013959

Опубликовано: 23.04.1983

Авторы: Морозов, Трусов

МПК: G06F 11/10

Метки: информации, четности

...определения четности информации, содержащее регистр, первый и второй элементы ИЛИ, первый и второй элементы задержки, первый, второй, третий, четвертый и пятый элементы И, группу пар элементов И, первый, второй и третий триггеры, причем выход первого элемента ИЛЙ соединен со счетным входом первого триггера, единичный и нулевой вы-, ходы которого соединены с первыми входами первого и второго элементов И, разрядные входы регистра являются входами устройства и соединены с группой входов второго элемента ИЛИ, выход которого соединен с единичным входом второго триггера й через первый элемент задержки - с первым нходом третьего элемента И, выходы первого и нторого элементов И являются выходами устройства и соединены со входами третьего...

Номер патента: 1015387

Опубликовано: 30.04.1983

Авторы: Казанков, Мельников, Плотников

МПК: G06F 11/10

Метки: кода, параллельного, четность

...И-НЕ 6, элемент И 7; входы 8 -10 и выходы 11 и 12.Модификатор 1 кода содержит регистр13 кода, регистр 14 маски и блок 15сумматоров по модулю два,Введение регистров. 13 и 14 кода имаски обусловлено необходимостью хранения контролируемого кода и кода маскина время модификации контролируемогокода с. помощью блока 15 сумматоров помодулю два.Устройство работает следующим образом.В исходном состоянии элементы памяти модификатора 1 кода (регистр 13 кода и регистр 14 маски), регистр 2 и триггер 5 находятся в нулевом состоянии. Одновременно с подачей контролируемого кода на груцпу информационных входов 9 устройства и записью его в регистр13 кода на группу входов 10 маскипоступает код маски, который записывается в регистр 14 маски. Регистр...

Номер патента: 1015388

Опубликовано: 30.04.1983

Авторы: Берсон, Кизуб, Княжицын, Марголин

МПК: G06F 11/10

Метки: двоичной, информации, четность

...разрядои регистра 1, немаскируемые разряды которого считываются с выходов 8, формирование требуемой полярности признака четности при отсутствиимаскирования в случае четного или нечетного количества маскируемых разрядов.Пусть в регистре 1 (фиг. 1) записанкод 11 с контрольным разрядом равным1 (контроль на нечетность), При отсутствии маски (на входы 3 поступает логическая ф 1 ф) на выходах элементов 5блока 2 будет код ОО, на выходах элементов 6 блока 2 - код 11. На выходеблока 4 с учетом контрольного разряда З 0сформируется признак исправности работырегистра 1 в виде уровня логической1 фОшибка в регистре 1 (выдача 0 вмеото 1) изменит выходной код элементов5, но не изменит выходной код элементов 6, что приведет к изменению четности единиц...

Номер патента: 1023334

Опубликовано: 15.06.1983

Автор: Зуб

МПК: G06F 11/10

Метки: двоичного, кода, параллельного, четность

...элемента И является вторым управляющим выходом устройства.Введение дополнительных триггеров четности и вторых дополнительных,. элементов И позволяет расширить функциональные возможности устройства за счет преобразования кода Грея в позиционный двоичный код.На чертеже представлена схема предлагаемогоустройства при п=4,В состав устройства входят регистр сдвига 1 с разрядами 1-1,1-2,1-3,1-4, в каждый из которых входят триггеры 2, первый дополнительный элемент И 3 и элемент ИЛИ 4, элемент И 5, триггер 6 четности, группа вторых дополнительных элементов И 7,8 и 9, группа триггеров 10,11 и 12, синхрони" зирующий вход 13 устройства и вход 14 сигнала логического нуля устройства, элемент задержки 15 и элемент И 16, первый и второй управляющие...

Номер патента: 1023335

Опубликовано: 15.06.1983

Авторы: Зуб, Свирин, Стан

МПК: G06F 11/10

Метки: двоичном, единиц, количества, числе

...элемента ИЛИ ).-го разряда ( = 1 -; п - 1) соединен с первым входом р аз рядно го элемента И ( 1+1 ) - го разряда, вторые входы разрядных элементов И являются группой прямых входов устройства, введены контрольный триггер и третий элемент И, причем выход первого элемента И соеди-. нен со счетным входом контрольного триггера, выход которого является контрольным выходом устройства, вторые и третьи входы разрядных элементов ИЛИ образуют соответственно группу инверсных входов устройства и группу входов маски устройства, выходы разрядных элементов ИЛИ соединены с соответствующими входами третьего элемента И, выход которого соединен с вторым входом второго элемента И, выход разрядного элемента ИЛИ т-го разряда соединен с соответствующими...

Номер патента: 1024923

Опубликовано: 23.06.1983

Авторы: Андрущенко, Петренко, Сахно

МПК: G06F 11/10

Метки: дешифратора

...правильной работе дешифратора14 сигнал, появившейся на его выходепоступает на вход элемента ИЛИ 1.С выхода элемента ИЛИ 1 на выход эле 20 мента И 8 этот сигнал не проходит,так как элемент И 8 закрыт нулевымсигналом в младшем разряде входнойкодовой комбинации, Элемент И 7 закрыт нулевым сигналом с выхода эле-25 мента ИЛИ 2, поэтому сигнал "Сбой"на выходе элемента ИЛИ 1 О отсутствует.Если из-за отказа в работе контролируемого дешифратора 14, сигнал ЗО появляется во второй группе выходов,он поступает на вход элемента ИЛИ 2.Сигнал с, выхода элемента ИЛИ 2 проходит на выход элемента И 7, таккак нулевой сигнал в младшем разрядевходной кодовой комбинации через инвертор 5 открывает элемент И 7. Свыхода элемента И 7 сигнал поступаетна вход...

Номер патента: 1037258

Опубликовано: 23.08.1983

Авторы: Крылов, Попов

МПК: G06F 11/10

Метки: двоичном, единиц, коде, количества

...И,вторая группа элементов И содержит( и +А) апементов И, причем каждый1 -ый информационный вход устройства( 1 1,2 о ) соединен с входомустановки в единицу 1 -го триггера, входначальной установки устройства соединенс входами установки в нопь й триггеров,тактовый вход устройства соединен с первыми входами ( о -1) эпементов И первой группы, вход чтения устройства соединен с первыми входами ( л +1) алементов И второй группы, единичный выход1 -го триггера соединен со вторым входом ( 1 -1)-го элемента И первой группы и с вторым входом ( 1+ 1)-го элемента И второй группы, нулевой выход1 -го триггера соединен с третьим входом 1 -го энемента И первой группы ис третьим входом 1 -го элемента И второй группы, кроме первого, выходы элементов И второй...

Номер патента: 1056199

Опубликовано: 23.11.1983

Авторы: Кирсанов, Остроумов, Сидоренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/10

Метки: двоичного, кода, параллельного, четность

...элементов И первой группы элементов И 3, вторые входы которых соединены с аналогичными выходами регистра 2 и входами регистра 13 маски.Первая группа элементов И 3 и груп па элементов ИЛИ 5 представляют собой сумматор по модулю два, все выходы которого объединены с помощью первого элемента И 31 6. Если после сложения по модулю два каких-либо разрядов кода на выходе элементов ИЛИ группы элементов ИЛИ 5 появится единичный сигнал, то он через первый элемент ИЛИ 6 запишется в триггер 7 при наличии на его С-входе управляющего сигнала, Этот же сигнал пройдет и на выход группы элементов И 1 и поступит на соответствующий вход ре 9 1056199гистра 2 кодов, состояния триггероврегистра 2 меняются таким образом,чтобы на выходе элементов И...

Номер патента: 1057946

Опубликовано: 30.11.1983

Авторы: Афанасьев, Балакирев, Волков, Пересыпкин

МПК: G06F 11/10

Метки: дешифратора

...и пятого элементов ИЛИ соответственно, выход блокаформирования сигнала четности соединен с входом элемента НЕ и вторымвходом второго элемента И, выходэлемента НЕ соединен с вторым входомпервого элемента И, входы первогопорогового элемента соединены с выходами контролируемого дешифратора,соответствующими его четным входным кодам, входы второго порогового1057946 4 3элемента соединены с выходами контролируемого дешифратора, соответствующими его нечетным входным кодам.На чертеже приведена структурная .схема устройства для контроля дешифратора.На чертеже изображены контролируе мый дешифратор 1, блок 2 формирования сигнала четности, .первый элемент ИЛИ 3, первый пороговый элемент 4, второй элемент ИЛИ 5, второй пороговый элемент б,элементНЕ...

Номер патента: 1067505

Опубликовано: 15.01.1984

Авторы: Корженевский, Рябуха

МПК: G06F 11/10

Метки: вычетов, модулю, три, формирования, хранения

...И-НЕ, ИЛИ и с информационным входом первого триггера, информационный вход устройства соединен с синхронизационным входом первого и второго триггеров 2 .Недостатком этого устройства является его схемная избыточность. та НЕ, выход которого соединен синформационным входом К первоготриггера и с первым входом элемента И,тактирующий вход устройствасоединен с тактирующими входами пер-,вого и второго триггеров, выходэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен синформационным входомЮ второготриггера, прямой выход которого соединен с вторым входом элемента И, 1 О выход элемента И соединен с информационным входом Д первого триггера, информационный вход К второготриггера соединен с шиной единичного потенциала, инверсные выходы 15 первого и второго триггеров...

Номер патента: 1072049

Опубликовано: 07.02.1984

Авторы: Каграманов, Маркаров

МПК: G06F 11/10

Метки: модулю, три, умножения

...группами входов первогои второго блоков вычисления остатков по модулю три, выходы которых З 5 соединены с входами второго регистра, выход контрольного кода перено-са второго регистра является информационным выходом устройства, первый,второй, третий и четвертый выходы 40 второго регистра соединены соответственно с первым входом веса два,а первым входом веса один с вторымвходом веса два, с вторым входомвеса один сумматора остатков по модулю три, входы остатков модулятри входного переноса Устройствасоединены соответственно с третьими. входами весов два и один сумматораостатков по модулю три, выходы триг геров выходного и входного перено-сов соединены соответственно с четвертыми входами весов два и одинсумматора остатков по модулю...

Номер патента: 1080145

Опубликовано: 15.03.1984

Авторы: Беляускас, Жидонис, Пранцулис, Светикас, Яфетас

МПК: G06F 11/10

Метки: контрольных, коррекции, разрядов, счетчика

...если в формированиисоответствующего контрольного разряда кода Хэмминга участвует К-й разрядсчетчика, не расположенный посленечетного количества участвующихразрядов, выходы нечетных элементовИ группы, соединенные с 1 входамиэлементов ИЛИ группы 1 - четноечисло), поключены к соответствующимвходам элемента ИЛИ, выходы четныхэлементов И группы, соединенные с5-входами элементов ИЛИ группы (5 -нечетное число), подключены к соответствующим входам элемента ИЛИ.На чертеже приведена структурнаясхема устройства для коррекции контрольных разрядов восьмиразрядногосчетчика.Устройство содержит группу элементов И 1-8, счетчик 9, счетныйвход 10 счетчика 9, группу элементов ИЛИ 11-14, группу триггеров15-13 контрольных разрядов кодаХэмминга, элемент...

Номер патента: 1084799

Опубликовано: 07.04.1984

Авторы: Аксарин, Митьков, Черкасский

МПК: G06F 11/10

Метки: модулю, остатка, три, формирования

...и вторым выходами 2-го блока сложения (1-1)-й группы 2Данное устройство имеет две разновидности блоков сложения. Блоки сложения первого яруса содержат по шесть элементов И, по одному элемен ту ИЛИ и по три формирователя импульса. Блоки сложения остальных ярусов содержат по девять элементов И, по три элемента ИЛИ и по три формирователя импульса. Для формирования контрольного кода необходим импульс опроса.Недостатком данного устройства является его сложность, вызванная неоднотипностью блоков сложения.ФЦель изобретения - упрощение устройства.Поставленная цель достигается тем, что в устройстве для формирова 45На чертеже приведена функциональная схема устройства для формирования остатка по модулю три.Устройство содержит одноразрядные...

Номер патента: 1084800

Опубликовано: 07.04.1984

Авторы: Кныш, Мельников

МПК: G06F 11/10

Метки: двоичного, кода, параллельного, четность

...в составкоторого входят входной регистр 2,дешифратор 3, шифратор 4, элемент Изобретение относится к вычислительной технике и может быть использовано для проверки на четность информации, принимаемой в параллельном коде.По основному авт. св, Хй 530332 известно устройство для контроля параллельного двоичного кода на четность, содержащее триггер, два элемента И и регистр сдвига, причем информационными входами устройства являются параллельные входы регистра сдвига, нулевые разряднь 1 е выходы которого соединены с входами первого элемента И, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с шиной тактовой частоты, а его выход - с входом сдвига регистра сдвига, выход которого соединен со счетным...

Номер патента: 1095184

Опубликовано: 30.05.1984

Авторы: Василевский, Григорьев, Слюсарев

МПК: G06F 11/10

Метки: информации, контролем, сдвига

...с вхо- дом второго триггера, выход которо 84 аго является вторым выходом ошибкиустройства, выход первого регистраявляется выходной шиной контрольныхразрядов устройства и соединен свторым входом второго узла сравне"ния, управляющий вход коммутатораявляется входной шиной направлениясдвига устройства, содержит узелформирования дополнительного кодаузел циклического сдвига, группуэлементов ИЛИ и узел корректировкиконтрольных разрядов, причем информационные входы узла изменения четности и первого комбинационного узла сдвига объединены и являются входной информационной шиной устройства,входная шина кода сдвига устройствасоединена с входом узла формированиядополнительного кода, первым информационным входом коммутатора и первым входом узла...

Номер патента: 1100626

Опубликовано: 30.06.1984

Авторы: Остроумов, Сидоренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/10

Метки: кода, параллельного, четность

...ИЛИ первой группы и с инверсным З 5входом (1+2)-го элемента И первойгруппы, выход каждого 1-го элемента ИЛИ второй группы соединен с вторым входом (1 +1)-го элемента ИЛИ второй группы и с инверсным входом(1+2)-го элемента И второй группы,второй вход первого элемента ИЛИпервой группы соединен с прямым выходом триггера первого разряда первогорегистра и с инверсным входом второго элемента И первой группы, второйвход первого элемента ИЛИ второйгруппы соединен с инверсным выходомтриггера первого разряда второго регистра и с инверсным входом второгоэлемента И второй группы, выход(М)-го элемента ИЛИ первой группысоединен со счетным входом первоготриггера контроля, инверсным входомвторого элемента И и с первым входом 55третьего элемента...

Номер патента: 1103239

Опубликовано: 15.07.1984

Авторы: Буршанов, Мальцев, Шептуха, Щечкин

МПК: G06F 11/10

Метки: кода, параллельного, четность

...триггера, выходы которогосоединены с первыми входами двух элементов И, выходы которых являются выходами устройства, единичные и нулевые выходы регистра соединены с первыми входами соответствующих элементов И первой и второй группы, выходы элементов И первой группы соединены с нулевыми входами соответствующих разрядов регистра и "оответствующими входами элемента ИЛИ, выходкаждого 1-го элемента И второй группысоединен с вторыми входами (1+1) -х 35элементов И первой и второй групп(1 ( 1и, где и - разрядность регистра) (. 2 3,Недост ат ком устройства также является недостаточное быстродействие и 40уничтожение информации на регистрепри ее контроле.Цель изобретения - повышение достоверности контроля и быстродействия.Поставленная цель...

Номер патента: 1105896

Опубликовано: 30.07.1984

Автор: Самойлов

МПК: G06F 11/10

Метки: модулю, пирамидальная, свертка, три

...сумматор по модулю три, информационные выходы которого являются выходами свертки; ступени свертки с первой поп -1)-ю содержат сумматоры по модулю) 9 " модуль предварительной сверт"ки кратной 3, разрядностью фог +1 Щ Рог ( +1 Ц - ближайшее 55 большее целое ), выходы переноса каждого сумматора )-й ступени 1) =1,п)свертки соединены со входом переносаэтого сумматора, вхс)ды нечетных и четных разрядов. сумматоров первой ступе ни свертки являются входами нечетныхи четных разрядов контролируемого . числа, входы нечетных и четных раэря" дов сумматоров-й ступени )=2,о) свертки соединены соответственно с нечетными и четными выходамидвух смежных сумматоров-1) -й сту"пени свертки, входы нечетных и четных разрядов сумматора по модулю трисоединены...

Номер патента: 1109755

Опубликовано: 23.08.1984

Автор: Глебович

МПК: G06F 11/10

Метки: вычетов, модулю, три, формирования, хранения, чисел

...с выходами второго 6 и первого 7 триггеров. Выход регистра 8 соединен с пер выми,входами первого и второго элементов И 10,11, третьи входы которых соединены с входом сдвига регистра 8 сдвига, входом синхронизации устройства и счетным входом триггера 9, инверсный и прямой выходыкоторого соединены с вторыми входамипервого и второго элементов И 10, 11соответственно,Устройство для формирования вычетов по модулю три работает следующимобразом.Перед началом проверки триггеры 6и 7 устанавливаются в состояние "11"сигналом "Сброс" (цепи сброса на схеобразом формируется Аналогичнымсвертка чисел:01000110011110001001101111001.1 101111 50 ме не показаны) . При этом на вторых .входах полусумматоров устанавливаютсяединичные логические...

Номер патента: 1111167

Опубликовано: 30.08.1984

Авторы: Лукашевич, Остафин, Соловей

МПК: G06F 11/10, G06F 7/50

Метки: сумматора

...4-6 формирования остат-,ка по модулю ъ, сумматор 7 остатков,схему 8 сравнения, группу 9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Информационные входы регистров 1,2 первого и второго слагаемых являются соответственно входами первого и второго слагаемых контролируемого сумматора, выходы регистров 1,2 соединены соответственно с первым и вторым входами сумматора 3 слагаемых и входами первого и второго блоков 4,5 формирования остатка но модулю 1 ъ ., Выходы сумматора 3 слагаемых соединены с входами третьего блока 6 формирования остатка по модулю Ф и первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 9, выходы которых являются выходом результата контролируемогосумматора. Выходы блоков 4 и 5 соединены с соответствующими информационными...

Номер патента: 1111170

Опубликовано: 30.08.1984

Автор: Евстигнеев

МПК: G06F 11/10

Метки: классов, остаточных, системе, сумматор

...которого соединен с входом блока хранения поправок, выход которого соединен с вторым входом сумматора поправок, группа выходов которого соединена с вторыми группами информационных входов соответствующих мультиплексоров первой группы, а третий вход сумматора поправок и второй вход сумматора нулевизации объединены и подключены к выходу сумматора контрольныхразрядов, выход сумматора нулевизации соединен с вторыми входами элементовИ-НЕ группы, первые и вторыевходы элементов И п групп соединенысоответственно с выходами сумм сумматоров рабочих разрядов группы,На фиг.1 представлена схема сумматора в системе остаточных классов;на фиг.2 - схема входного регистраконтрольных разрядов, на фиг.3схема группы элементов И-НЕ; нафиг,4 - схема блока...

Номер патента: 1115055

Опубликовано: 23.09.1984

Авторы: Звездогляд, Смирнов, Шарыгин

МПК: G06F 11/10

Метки: исправления, многократных, обнаружения, одиночных, ошибок

...соединен с первым входом сумматора по модулю два, распределитель импульсов, выход которого соединен с управляющими входами входного регистра, блока деления, выходного регистра и первым входом триггера, блок обнаружения ошибок, последний содержит дешифратор исправляемых ошибок, группу дешифраторов неисправляемых ошибок, элемент ИЛИ и элемент И, причем выход дешифратора исправляемых ошибок соединен с вторым входом сумматора ло модулю два, выходы дешнфраторов неисправляемых ошибок группы через элемент ИЛИ соединены с первым входом элемента И, второй вход которого соединен с выходом распределителя импульсов, а вы15055 3ход - с вторым входом триггера, выходкоторого является выходом ошибки устройства, входы дешифратора исправляемых ошибок и...

Номер патента: 1115056

Опубликовано: 23.09.1984

Авторы: Баранов, Кремез, Лачугин, Роздобара

МПК: G06F 11/10

Метки: блока, делительного

...И первой, второй-и третьей групп соединены соответственно с информационными входами первого, второго и третьего коммутаторов, управляющий вход первого коммутатора соединен с выходом первого дешифратора и входом первого шифратора, выходы первого коммутатора и первого шифратора соединены с группой входов первого слагаемого сумматора, группа входов второго слагаемого которого соединена с выходами третьего шифратора и третьего коммутатора, управляющий вход которого соединен с выходом третьегоешифратора и входом третьего шифратора, выход второго дешифратора соединен с управляющим входом второго коммутатора и входом второго шифратора, выходы которых соединены с второй группой входов узла сравнения. На чертеже изображена функциональ ная...

Номер патента: 1121674

Опубликовано: 30.10.1984

Автор: Яковлев

МПК: G06F 11/10

Метки: контролем, параллельный, сумматор, четности

...сумматора, блок формирования параллельных переносов, блок младших разрядных сумматоров, выходы которого являютсявыходами суммы младших разрядов сумматора, блок гооомиоования старшего разряда суммы, выход которого является выходом суммы старшего разряда сумматора, блок формирования четности результата, блок предсказания четности результата, первый и второй блоки сравнения, выходы которых являются соответственно выходами "Сбой 1" и "Сбой 2" сумматора, причем первый вход первого блока сравнения подключен к выходу блока предсказания четности Результата, первый вход второго блока сравнения подключен к выходу блока формирования четности результата, вторые входы первого и второго блоков сравнения объединены между собой, первые и вторые...

Номер патента: 1124283

Опубликовано: 15.11.1984

Авторы: Лысиков, Яковлев

МПК: G06F 11/10, G06F 7/50

Метки: контролем, параллельный, сумматор, четности

...по седьмой группы соединены со входами. первого элементаИЛИ, выходы элементов И с восьмогопо одиннадцатый группы соединенысо входами второго элемента ИЛИ,первые входы одноименных элементовИ-НЕ группы и элементов ИЛИ-НЕ группы объединены и соединены со входами соответствуюиих разрядов первого слагаемого сумматора, вторыевходы одноименных элементов И-НЕгруппы и элементов ИЛИ-НЕ группы1 О Параллельный сумматор с контролем по четности (фиг, 1) содержит блок 1 формирования функций переноса, блок 2 формирования параллельных .переносов, блок 3 формирования разрядных полусумм, блок 4 формирования разрядных сумм, блок 5 формирования дублирующего выходного переноса, сумматор 6 по модулю два контроля выходного переноса, блок 7 формирования...