Устройство для контроля параллельного двоичного кода на четность

(19) (И) щ С 06 Р 11/10 13П.И етельство СССР1/10, 1974 ДЛЯ КОНТРОЛЯГО КОДА НАВ 530332, о ттем, что, содействия, вор кода, содер, дешифратор,. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) УСТРОИСТВОПАРАЛЛЕЛЬНОГО ДВОИЧНЧЕТНОСТЬ по авт. св.л и ч а ю щ е е с яцелью повышения быстнего введен модифика,нищий входной регист шифратор, формирователь импульса нэлемент ИЛИ, причем вход входногорегистра является информационнымвходом устройства, выход входногорегистра соединен с информационнымвходом дешифратора, выход которогосоединен с входом шифратора, выходыкоторого соединены с параллельнымивходами регистра сдвига, выход пер-"вого элемента И через формировательимпульса соединен с первым входомэлемента ИЛИ, выход которого соединен с управляющим входом дешифратора, второй вход элемента ИЛИ является входом начального запуска устройства.1084800 Д) ИЛИ 5 и.формирователь 6 импульса,второй элемент И 7, регистр 8 сдвига,первый элемент И 9, триггер 10, информационный вход 11 и вход,12 началь ного запуска устройства, шина 13 тактовой частоты и выход 14 устройства.Рассмотрим назначение элементови связей устройства для контроля параллельного двоичного кода на чет О ность, Модификатор 1 кода предназначен для модификации поступающегона вход 11 устройства контролируемого кода путем отделения единиц и нулей, формирования "плотноупакован 115 ного кода с его последующим контролем на четностьеВходной регистр 2 является буферным регистром и необходим для хранения кода на время его модификации 20 и контроля модифицированного кода.Хранение контролируемого кода в регистре 2 позволяет при необходимостиосуществлять его повторный (многократный) контроль, что позволяет 25 расширить функциональные возможностиустройства. Кроме того, действительный код, находящийся в регистре 2,может быть использован после контроляв дальнейших операциях ЭЦМ и системпередачи и обработки данных.Последовательно соединенные дешифратор 3 и шифратор 4 образуют.преобразователь кодов и выполняют.собственно модификацию преобразования контролируемого кода.Преобразователь кодов модификатора, выполненный на основе дешифратора и шифратора, преобразует произволь-.ную структуру кода Х в плотноупакованную И. Элемент ИЛИ 5 разрешаетперезапись кода, поступившего нарегистр 2 с информационного входа11, после его преобразования в регистр 8 сдвига для его дальнейшегоконтроля.формирователь 6 импульса.предназначен для формирования импульса перезаписи информации из регистра 2в регистр 8 сдвига после окончанияконтроля предыдущего кода, Элемент Цель изобретения - повышениебыстродействия устройства.Поставленная цель достигается30тем, что в устройство для контроляпараллельного двоичного кода начетность введен модификатор. кода,содержащий входной регистр, дешифратор, шифратор, формирователь импульса и элемент ИЛИ, причем вход входного регистра является информационным входом устройства, выход входного регистра соединен с информационным входом дешифратора выходО 40которого соединен с входом шифратора, выходы которого соединены с параллельными входами регистра сдвига,выход первого элемента И через формирователь импульса соединен с первым входом элемента ИПИ, выход кото. рого соединен с управляющим входомдешифратора, второй вход элементаИЛИ является входом начального запуска устройства,На чертеже приведена функцнональная схема устройства для контроляпараллельного двоичного кода на четность.Устройство для контроля параллельного двоичного кода на четность со".держит модификатор 1 кода, в составкоторого входят входной регистр 2,дешифратор 3, шифратор 4, элемент Изобретение относится к вычислительной технике и может быть использовано для проверки на четность информации, принимаемой в параллельном коде.По основному авт. св, Хй 530332 известно устройство для контроля параллельного двоичного кода на четность, содержащее триггер, два элемента И и регистр сдвига, причем информационными входами устройства являются параллельные входы регистра сдвига, нулевые разряднь 1 е выходы которого соединены с входами первого элемента И, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с шиной тактовой частоты, а его выход - с входом сдвига регистра сдвига, выход которого соединен со счетным входом триггера, выход триггера является выходом устройства 1 .Недостатком данного устройства является сравнительно низкое быстродействие, определяемое положением единицы старшего разряда кода. И 7 предназначен для разрешенияпрохождения тактовых импульсов с шины 13 на регистр 18 сдвига послезаписи в него модифицированного кода для контроля на четность. Регистр 8 сдвига предназначен для "выталкивания" единиц кода с последующим их подсчетом на триггереЗаказ 2012/44 Тираж 699 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 10 (со счетным входом), Элемент И 9 предназначен для формирования сигнала о наличии кода для контроля. Введение входа устройства 12 необходимо для начального разрешения на мо дификацию кода с последующей записью в регистр 8 сдвига.Устройство работает следующим образом.В исходном состоянии элементы памяти устройства (входной регистр 2, регистр 8 сдвига и триггер 10) находятся в нулевом состоянии.После записи кода с информационного входа 11 устройства в регистр 15 2 на вход 12 начального запуска устройства подается импульс, который через элемент ИЛИ 5 поступает на управляющий вход дешифратора 3 и разрешает тем самым модификацию (преобра зование) кода Х -ф Мх в соответствии с таблицей преобразования дешифратором 3 и шифратором 4. Модифицированный код запишется в регистр 8 сдвига и его состояние будет отличным от нулевого, Так как состояние регистра сдвига изменится относительно нулевого, то на выходе элемента И 9 появится сигнал логической единицы.Сигнал с выхода элемента И 9 постуЗО пает на вход элемента И 7 и подготавливает его к прохождению тактовых импульсов с шины 13 на вход сдвига регистра 8 сдвига. Информация в регистре сдвига 8 начнет сдвигаться в сторону младших разрядов, и "выталкиваемая" единицы младшего разряда регистра 8 сдвига поступает на счетный вход триггера 10.По окончании процесса контроля, когда регистр 8 сдвига примет нулевое состояние, по содержимому триггера 10 можно судить о четности(нечетности) кода, При обнулении регистра 8 сдвига на выходе элемента И 9 появится сигнал логического нуля, который, во-первых, запретит прохождение тактовых импульсов через элемент И 7 на вход сдвига регистра 8 сдвига и, во-вторых, импулв. сом с выхода формирователя 6 импульса через элемент ИЛИ 5, поступающим на управляющий вход дешифратора 3, разрешит модификацию кода и его запись в регистр 8 сдвига. Работа устройства будет продолжаться анало- гично описанному. При этом будет модифицирован и проконтролирован предыдущий код, хранимый в регистре 2, либо поступивший с информационного входа 11 устройства.Обнуленйе триггера 10 со счетным входом по окончании процесса контроля кода на чертеже не показано.Предположим, на информационный вход 11 устройства поступает код вида 01010010, который запишется в регистре 2. По импульсу с входа 12 устройства через элемент ИЛИ 5, поступающему на управляющий вход дешифратора 3, осуществится модификация кода и его запись в регистр 8 сдвига.При этом модифицированный код будет вида 00000111. Для контроля кода такого вида необходимо три тактовых импульса, тогда как для контроля немодифицированного кода необходимо семь тактовых импульсов.Таким образом, введение новых элементов и связей позволяет повысить быстродействие устройства и расширить его функциональные возможности, так как можно осуществлять при необходимости многократный контроль поступившего кода.1