G06F 11/10 — добавлением специальных двоичных разрядов или знаков к кодированной информации, например путем контроля по четности, с отбрасыванием девятых или одиннадцатых членов ряда

Номер патента: 443389

Опубликовано: 15.09.1974

Авторы: Афанасьев, Давыдов

МПК: G06F 11/10, H03M 13/13

Метки: кода, кодирующее, корректирующего, линейного

...О, 1,(д - 1), После й-го такта сдвига первыйэтап работы закончен, В это время ячейка 3содержит сумму: а+а,+ +аьячейка 3 - сумму:5а+ а+, + а,ячейка 3, - сумму:10а + а++ а,Указанные суммы, как и все дальнейшие 15 суммы, приведенные при описании работыустройства, вычисляются по модулю д, т. е.каждая сумма может принимать одно из значений: О, 1 (ч - 1)На втором этапе работы устройства, который продолжается з тактов, вентили 4, 4, открыты, вентили 5 -закрыты. Работа устройства на этом этапе эквивалентна, работе на первом этапе в предположении, что на вход сумматора 2, поступают нулевые символы, К концу второго этапа ячейка 3, содержит сумму:А, =а, +а,++а,ячейка 3, - суммуА,=-. а, + а,++в+А - 135ячейка 3, - сумму:А - а+ а+ +д-.й - 1 )...

Номер патента: 453693

Опубликовано: 15.12.1974

Авторы: Архипов, Белых, Герштейн

МПК: G06F 11/10

Метки: кода, систематического

...появляется сигнал несовпадения.На вход формирователя кода 5 поступает опорная частота, из которой формируется код, идентичный контролируемому.На входы схемы 7 сложения по моду:по 2 поступают контролируемый код и сформированный. В случае, если коды пе соьпадают, на выходе схемы 7 появляется сигнал несовпадения.Сигналы со схем 6 и 7 сложения по модулю 2 подаются на схем совпадения 8. При нали,чии одновременно сигналов па выходах указанных схем схема совпадения 8 выдает сиг,нал Соой кода. Сигнал Сбой кода подастся также па триггер 12. На схему совпадения 9 подаются: на прямыс второй и третий входы сигналы со схемы 7 сложения по модулю 2 и с триггера 12, а на инверсный (первый) вход - сигнал со схемы б сложения по модулю 2. При отсутствии...

Номер патента: 473184

Опубликовано: 05.06.1975

Автор: Епишин

МПК: G06F 11/10

Метки: вычетов, модулю, три, формирования, хранения, чисел

...задержки.Это позволяет осуществить непосредственное воздействие двоичных сигналов в соответствии с их весовыми функциями и задержанных сигналов переноса на схемы ИЛИ при формировацш вычетов чисел 01, 10, 11.На чертеже показана схема устройства.Оцо содержит два триггера 1 и 2, соединенных обратньцц связями в кольцо, два элемента ИЛИ 3 ц 4, выходы которых соединены со счетными входами триггеров, и два элемента задержки 5 и 6 в цепях обратной связи,Устройство формирует вычеты чисел 01, 10, 11. Двоичные разряды кода, вычеты которого требуются получить в соответствии с их весовыми функциями с помощью коммутационной аппаратуры, подаются на входы элементов 3 и 4, Причем разряды кода, имеющие значение весовой функции, равное 1, подаются на...

Номер патента: 474009

Опубликовано: 15.06.1975

Автор: Шапиро

МПК: G06F 11/10

Метки: арифметических, модулю, операций, три

...контрольных кодов 7. Затем схема свертки формирует контрольный код от кода 10 остатка, образовавшегося в результате операции деления. Этот контрольный код также передается в блок сложения контрольных кодов 7, Образовав(паяся сумма контрольных кодов сравнивается схемой сравнения 8 с 15 контрольным кодом делимого, поступающимс выхода рсгистра 1 контрольного кода.Пример: Х = 0.010111 (делимое), Р 1 Ог (двосИЯ 51 с 1 Стемс; У = О.10011 (дел итсл ь), Й =- 11 г,20 0.11011= 0 011100 + 0.00000010 О, 11 Г)011 Й, = (Л, + Й, + Л,) 1 пос 1 3, так как 10 (0,1 4- 10 + 10) плос 1 3. Предмет изобретения Устройство для контроля арифметическихопераций по модулю три, содержащее регистры контрольного кода делителя и контроль ного кода делимого,...

Номер патента: 506021

Опубликовано: 05.03.1976

Авторы: Домарацкий, Левашко, Макагон, Овчинников

МПК: G06F 11/10

Метки: кода, разрядного, четность

...а выходной - со стробирующими входами 27 усилителей ,Вь ходы 28 усилителей соединены с соответствующими входами сумматора,Устройство работает следующим образом.В исходном состоянии все сердечники устройства под действием м. д. с. в обмотках смещения 15 - 19 намагничены в состояния - В,Так как выходы контролируемых групп соединены параллельно, то в обмотках 12 - .15 при наличии единиц в разрядах протекают суммарные токи 1 разрядов группы 1. 1 (в случае импульсного смещения ток смещения и 1 1 воздействуют на сердец- ники одновременно, поэтому для того, чтобы после контроля все сердечники вернулись в состояние - Вдлительность импульса смещения должна превосходить длительность контролируемых токов). Контролируемые тсхи создают,м. д. с.,...

Номер патента: 512589

Опубликовано: 30.04.1976

Авторы: Номоконов, Соболевский, Толстяков, Яковлев

МПК: G06F 11/10, H03M 13/51

Метки: закодированной, информации, исправления, кодом, ошибок, циклическим

...чего возможные ошибки в этих разрядах не влияют более на итог декодирования. Тем самым обеспечивается изменение системы проверок в сторону повышения их достоверности в процессе декодирования В течение й тактов декодирования сигнал из канала связи в регистр не подается, что эк вивалентпо подаче комбинации 000. Поясним сказанное на примере декодиро. вания кода (15; 4), имеющего полином д(х) =х" +хо+х +х+х+х+х+1 и соот ветственно й(х) =х 4+х+1, Порождающая матрица этого кода имеет вид 14 13 12 11 100 0 0 1 10 0 1 1 10 1111 1 0 Непосредственно из этой матрицы следует система разделенных проверок для первых четырех символов кода ао, а, а, а, (в первой строке каждого столбца записан номер информационного символа а а в следующих строках под ним...

Номер патента: 518773

Опубликовано: 25.06.1976

Авторы: Галкин, Дудукин

МПК: G06F 11/10

Метки: кода, признака, формирования, четности

...схемы и триггер формирования признака четности. Схемы свертки", подключаемые к входам или выходамтриггеров счетчике; состоят иэ большого числа элементов, так как количество разрядов схемы "свертки равно числураэрядов счетчика; кроме. того, логические элементы, подключаемые к входам триггеров счетчика, формируют сигналы признака четности по предыдущему состоянию счетчика и входному сигналу, что в случае появления неисправностей в схеме счетчика приводит к формированию сигнала на выходе схемы "свертки", не соответствующего истинному (текущему) состоянию счетчика.Цель изобретения - новьности формирования признакб агодаря учету текущего са независимо от входног 2тся это благодаря тому, чтоединичные выходы триггеров зрядов счетчика и...

Номер патента: 518774

Опубликовано: 25.06.1976

Авторы: Блакитный, Ивановская, Ишунин, Рябуха

МПК: G06F 11/10

Метки: счетчиков

...111 и 2 звпрещает поступление импульсов тактового ге 4 пи нератора 1 на вход распределителя, при этом уровень опроса дешифрвтора 8 на выходе распределителя 4 фиксируется, что сопровождается постоянным включеием элемента 10. инаикапии.Если такт контроля исходного состояи прошел, через параллельно включенные входы элементов 8 параллельно нв все счетчики подается 1 -импульсов счета, гае (, -аля двоичного счетчика определяется иэ соотношенияс : 2 -1,- агде й, - разрядность счетчика;для двоичио десятичного счетчика.1= 10 -1,где щ- число тетрад в. счетчике.В следующем такте контроля единич-,ным уровнем с выхода распределителя 4 опрашиваются дешифраторы О, прн этом, если счетчики заполнены, выполняется сле дующий такт контроля, если же...

Номер патента: 530332

Опубликовано: 30.09.1976

Авторы: Белик, Дубров

МПК: G06F 11/10

Метки: двоичного, кода, параллельного, четность

...контролируемым кодом, т, е. количеством единиц в контролируемом коде,Зти сигналы поступают на вход триггера 4 и переключают его, После окончанияпроцесса сдвига информации состояние триггера указывает, какое количество сигналов(четное или нечетное) поступило на еговход, т. е, по состоянию триггера можноопределить четность или нечетность контролируемого кода,Таким образом, скорость работы устройства (время контроля) зависит от контролируемого кода. Скорость имеет минимальное значение, равное скорости контроля вуказанном прототипе, при наличии "1 " встаршем разряде контролируемого кода, Вэтом случае количество сдвигов равно количеству разрядов кода р , так как на входрегистра сдвига 1 необходимо податьимпульсов сдвига для того,...

Номер патента: 540389

Опубликовано: 25.12.1976

Автор: Ключко

МПК: G06F 11/10, H03M 13/51, H04L 1/20 ...

Метки: исправления, кодовой, комбинации, обнаружения, ошибок

...0 и 1, через буферный накопитель 7 вводится в основной накопитель 8. В результате анализа каждого принимаемого элемента кодовой комбинации на выходе двухпороговой схемы 2 появляется сигнал стирания в том случае, если принятый элемент не может быть отождествлен ни с 1, ни с О. Эти ненадежные элементы через открытый ключ 4 подаются в блок 5 формирования полиномов ошибок и подсчитываются счетчиком 3. Устройство рассчитано на исправление 1 - кратных ошибок, поэтому емкость счетчика 3 равна 1, При появлении стираний в количестве г)1 импульс переноса со счетчика 3 закрывает ключ 4, прекращая ввод стираний в блок 5. После приема и элементов комбинации корректирующего (и, Й) кода, последняя из основного накопителя 8 подается на вход...

Номер патента: 542354

Опубликовано: 05.01.1977

Авторы: Давыдов, Мунджишвили, Тененгольц, Цискаридзе

МПК: G06F 11/10, H03M 13/51

Метки: кода, кодирующее, корректирующего

...и записывается во втэрэй регистр 5 как результат нэвэгэ шага, Однэвременно сумма ВВя = В ъ поступает в тре(ст+1)+ (и) (ототий сумматор 4, где складывается с сэдержимым третьего регистра 5 (т,е. с числомзСо)Работасумматоров 4 и регистров 5, формирование импульсов, тактирующих запись в регистры 5, синхронизируются блоком управления 2 (соответствующие связи на чер теже не показаны). Поскольку все сумматоры 4 комбинационные, каждый шаг работы блока 1 в принципе может происходить между двумя информационными символами,По окончании к-того шага работы блока 1 в регистры 5 записаны соответственноВ (к) СК) (к)1Э 1и являются искомыми контрольными числами.Вычислением контрольных чисел заканчивается работа блока 1 на первом этапе. Преобразователь...

Номер патента: 552716

Опубликовано: 30.03.1977

Автор: Ситников

МПК: G06F 11/10, H03M 13/51, H04L 17/30 ...

Метки: декодирования, кодов, перестановочного, циклических

...на информационнуючасть кодограммы, сумматоры 7, 8 по модулю два.Работает устройство следующим образом.Принятая сигнальная кодограмма поступа ет на вход буферного блока 1 памяти, гдепроисходит ее хранение, Далее с выхода буферного блока памяти через сумматор 7 по модулю два кодограмму подают на вход регистра 2 сдвига с управляемой обратной связью, 20 Первоначально при передаче принятой кодограммы на сумматоре 7 по модулю два проходящую кодограмму складывают с нулевой комбинацией ошибок, вырабатываемой генератором б. По команде из блока 3 управления, 25 образованный в регистре 2 сдвига с управляемой обратной связью, синдром одновременно подают в анализатор 4 количества ненулевых символов синдрома и анализатор 5 положения...

Номер патента: 556443

Опубликовано: 30.04.1977

Автор: Кучукян

МПК: G06F 11/10

Метки: дешифратора

...нечетного кода на вход дешифратора на соответствующий вход блока 10 поступает сигнал 1, на остальных входах блоков 9 и 10 находится 0, на выходе 13 элемента И 12 - 1. На выходе 14 элемента НЕ 15 вновь оказывается О. При наличии 0 на входе 8, т. е, когда блокируются все выходы дешифратора (это производится при ряде режимов ЭВМ) на выходе 14 элемента НЕ 15 оказывается 1. При этом сигнал 1 присутствует на одном лишь входе элемента И 12 (в зависимости от значения бита четности), а на выходе 13 элемента И 120.Таким образом, при нормальном функци. онировании и отсутствии неисправностей в дешифраторе и в устройстве для контроля на выходах 13, 14 присутствуют 1, 0 или О, 1.Рассмотрим работу устройства при наличии неисправностей и поступлении на...

Номер патента: 570898

Опубликовано: 30.08.1977

Автор: Карпухин

МПК: G06F 11/10

Метки: контрольных, логических, операций, разрядов, формирования

...правильные контрольные разряды и у суммы в поле 6 Р(2) (т, е, по модулю два) любых из них правильные контрольные разряды. Таким образом, можно сформировать 1 б последовательностей, компоненты которых соответствуют 1 б логическим функциям двух переменных а; и Ь;, Любую из этих последовательностей можно получить из выраженияу( ) - . С(о) о Г- С г., ( ) С г, (+) С (4)где п = 0,15 - десятичная форма записи двоичного числа (ць аг С 43 а 4)Так как соответствующие разряды последовательности Сл, не пересекаются,10 15 На основании изложенного алгоритм формирования контрольных разрядов результаталогических операций над последовательностями, имеющими контрольные разряды систематического линейного кода, можно сформулировать следующим образо.;(;1)...

Номер патента: 573805

Опубликовано: 25.09.1977

Автор: Тимошок

МПК: G06F 11/10

Метки: дешифратор, контролем

...элементов ИЛИ 5первой группы и элементов ИЛИ б второй группы формируются коды, содержащие точно одну единицу, Если в дешифраторе 3 ошибочно возбуждено несколько шин, принадлежащих разнымгруппам выходов де ифратора, то навыходах элементов ИЛИ 5 Формируетсякод, содержащий более одной единицы.Если в дешифраторе 3 ошибочно возбуждено несколько шин, принадлежащих одной группе то на выходах элементов ИЛИ 6 формируется код, содержащий более одной единицы. Причемраспределение таких единиц в коде 60может быть разным.Каждая группа элементов ИЛИ 5 иб разбита на пары, В случае, еслидве единицы появляются на выходахэлементов ИЛИ 5 и б, принацлежащих одной паре, срабатывает соответствующий элемент И 7 первого каскада и навыходе многовходового...

Номер патента: 591859

Опубликовано: 05.02.1978

Авторы: Мержанов, Поленников, Сушкевич

МПК: G06F 11/10

Метки: модулю, остатка, три, формирования

...условий такте сигнал 0 с выхода элемента задержки 8 поступает на первые входы элементов И 2, 3 и элемент ИЛИ - НЕ 7, а с выхода элемента задержки 9 - на первый вход элемента И 4 и на второй вход элемента ИЛИ - НЕ 7. Элементом ИЛИ - НЕ 7 сигнал инвертируется и в значении 1 подается на первый вход элемента И 1.Г 1 ри подаче в этом же такте единицы очередного разряда на вход 11 сигнал 1 поступает на вторые входы элементов И 1, 3 и на вход элемента НЕ 10. С выхода элемента НЕ 10 сигнал 0 поступает на вторые входы элементов И 2 и 4. При этом состояние входов элементов И 1 - 4 определяется кодами 11, 00, 01, 00 соответственно, С выхода элемента И 1 сигнал 1 через элемент ИЛИ 5 поступает на выход 14 и на вход элемента задержки 9, что обусловит...

Номер патента: 606217

Опубликовано: 05.05.1978

Авторы: Мегрелишвили, Николайшвили, Фам

МПК: G06F 11/10, H03M 13/51

Метки: декодирования, исправляющих, кодов, ошибок, пакеты

...входам основные регястры сдвига, сумматоры по модулю два, элемент ИЛИ, выход которого через вентиль подкпючен к входу сумматора исправления ошибок 2.Однако такие устройства являются сложными.Цель Р устройства.Для эк е приведена структурная электиредложениого устройства, для декодирования кодов, пакеты ошибок, содержит объеформационным входам основ сдвига, сумматоры 2 по емент ИЛИ Э выход которого ным входам дополнительныевига, при этом информацион606217 каз 2418/ Подписное ные входы основных регистров 1 и дополнительных регистров 6 сдвига соединены между собой, выходы соответствующих разрядовпопарно подключены через сумматоры 2 помодулю два к соответствующим входам элемента И 1 И 3, а выходы основных регистров1 сдвига и дополнительных...

Номер патента: 610311

Опубликовано: 05.06.1978

Авторы: Афанасьев, Давыдов

МПК: G06F 11/10, H03M 13/51

Метки: кода, кодирования, нечетным, основанием, простым, рида-соломона

...входам блока 3 изменения знака, выход которого подключен ко входу первого вентиля 4 непосредственно, а ко входу вычислительного блока 2 через второй вентиль 5, причем ко вторым входам вентилей 4, 5 подключены соответствующие выходы формирователя 1; блок 6 запоминания основания кода, при этом один из дополнительных выходов формирователя 1 через блок 6 подключен к первому входу коррекции вычислительного блока 2, ко второму входу коррекции которого подключен другой дополнительный выход формирователя 1.Вычислительный блок 2 состо из и разрядов 7, каждый из которь.х состоит из входного вычитателя 8, выход которого непосредственно и через элемент памяти 9 подключен к одним входам выходного вычитателя 10, выход которого через вентиль 11...

Номер патента: 630631

Опубликовано: 30.10.1978

Авторы: Александрова, Королев, Осипов, Федоров

МПК: G06F 11/10

Метки: регистра, сдвига

...71- - 7 сдвигаемого кода, входную шину 8 бита чсгпости, сдиговый вход 9.В устройстве сдвпговый вход 9 копгролпруемого регистра 10 сдвига сосдппсп со счетным входом входного тригера 4, и его 5 выходная шина 7 - со счетным входом выходного триг 1 сра 5, Таким образом, трпггер 4 производит подсчет по модулю два количества вдвпгаемых сдпнпц в контролируемый регистр 10 сдвига, а трштср 5 -- под счет выдвигаемых единиц из регистра. Выходы триггеров 4 и 5, триггера 1 четности, узла 2 свертки по модулю два соединены с входами сумматора 3 по модуло два па четыре входа. Если сдвиг выполнен правиль по, т. е. сумма по модулю два входного бита БВХ (содержимое триггера 4), выходного бита БВЫХ (содержимое триггера 5), бита четности БЧ (содержимое...

Номер патента: 637821

Опубликовано: 15.12.1978

Авторы: Вершков, Дюков, Манерова

МПК: G06F 11/10

Метки: вычетов, модулю, три, формирования, хранения

...вход - синформационным входом нечетного разряда 10, а четвертый вход - с выходомэлемента Исключающее ИЛИ 5. Входы элемента Исключающее ИЛИ 5 соединены соответственно с нулевыми выходами триг.геров 1 и 2 устройства. Первый выход 85дешифратора 6 соединен с первыми входами элементов ИЛИ 3 и 4, второй выход - с нулевым входом триггера 1 ивторым входом элемента ИЛИ 4. Третийвыход дешифратора б соединен со счетным входом триггера 2 и вторым входомэлемента ИЛИ 3, четвертый выход дешифратора б соединен с нулевым входомтриггера 2 и третьим входом элементаИЛИ 3, пятый выход дешифратора б соединен со счетным входом триггера 1и третьим входом элемента ИЛИ 4 и шестой выход дешифратора б соединен счетвертыми входами элементов ИЛИ 3 и4, выходы...

Номер патента: 653616

Опубликовано: 25.03.1979

Авторы: Бондаренко, Голованевский, Дельберг, Коган, Тильман

МПК: G06F 11/10

Метки: кода, проверки, четность

...элементов 1 и 4 каждого разряда объединены, образуя выход чет, а выходы элементов 2 и 3 того же разряда объединены образуя выход нечет. Входы считывания элементов 1 и 2 и входы считывания элементов 3 и 4 каждого разряда объединены и образуют входы чет и нечет соответственно.На вход считывания элементов 1 и 2 первого разряда заведен управляющий вход 7 для опроса. Выходы элементов 1 и 4в данном разряде проверяемого кода, заведен на входы подготовки элементов 2 и 4, а также на входы гашения элементов 1 и 3.Остальные связи аналогичны связям схемы, приведенной на фиг, 1.40 В первом такте (вход 1) происходитпостоянная записьв элементы 1 и 3 и гашение информации в элементах 2 и 4, оставшейся от предыдущего цикла проверки.В следующем такте...

Номер патента: 684548

Опубликовано: 05.09.1979

Автор: Шостак

МПК: G06F 11/10

Метки: арифметико, блок, логического, предсказания, результата, устройства, четности

...тьобнаружения групповых око-логических операций,Целью изобретения является повышениеаффективности и уменьшение оборудованияконтроля АЛУ,Поставленная цель достигается тем,блок предсказания четности результатаАЛУ содержит седьмой узел свертки помодулю два, входы которого соединены счетвертой группой входов блока, а выход.со второй группой входов узла селекциичетности результата операции, восьмойузел свертки по модулю два, входы которого соединены с выходами первого, пятого и седьмого узлов свертки, а выходявляется выходом блока.Схема блока .предскааания четностиреаультата АЛУ приведена на чертеже,причем для определенности формат обрабатываемой информации принят однобайтный, а сумматор АЛУ - параллель684548 5289/4 дписное иал ППП...

Номер патента: 690485

Опубликовано: 05.10.1979

Автор: Артюшенко

МПК: G06F 11/10

Метки: дешифраторов

...и 14 объединения по четности комбинация 01 соответствует нечетному коду во всей дешифрируемай группе разрядов регистра 1, комбинация 10чстноху колу. В отличие от цих сигналы ня выходя. ця,.злав 12 и 13 обьедицеция цо четнаст)1 ац)едсляют четцость только той части,:,сц(ифрирусмай группы разрядов, которая логически связана с саответству 10 шим каеггральцы)л разрядом 2 или 3. Комбинация 01 (Я Выходах узлов 12 объединения по четности указывает на единичное знацение разряда О регистра 1, комбинация 1 Оца нулевое значение. Аналогично, комбинация О На выходах узлов 13 объедицения по четности соответствует негетном коду В разрядах 6 регистра 1, ком-. бинация 1 О - четному коду. 1 яким образом, комбинация сигналов на выходах узлов 11 и 12...

Номер патента: 716041

Опубликовано: 15.02.1980

Авторы: Гроль, Плосконосова, Романкевич

МПК: G06F 11/10

Метки: двоичном, едениц, количества, числе

...состоянии все трйггеры исчетчик находятся в нулевом состоянии.На входы 6 и 7 подаются прямой и инверсный сигналы от соответствующихразрядов двоичного числа.При поступлении .на вход 8 управляющего сигнала происходит либо подготовкатриггера 5 первого разряда к переходув единичное состояние (через элемент ЗОИ 2, если на входе 6 единичный сигнал),либо передача управляющего сигнала наэлементы И 2 и 3 второго разряда (через элемент ИЛИ 4, если единичный сиг- ." "нал на входе 7), Распространение управляющего сигнала прекращается на первом .разряде, имеющем на входе 6 единичныйсигнал, причем триггер 5 этого разрядаподготовлен к тому, чтобы по.сигналу насинхронизирующемвходе переключиться 40в единичное состояние, .При поступлении тактового...

Номер патента: 741268

Опубликовано: 15.06.1980

Авторы: Андрущенко, Бекеша, Глушков, Петренко, Сахно

МПК: G06F 11/10

Метки: счетчиков

...полного заполнения контролируемыхсчетчиков 7, где . - для двоичногосчетчика определяется из соотношения3. = 21 - 1,где и - разрядность счетчика; длядвоично-десятичного счетчика553. = 10 п,где щ - число тетрад в счетчике.После того, как все контролируе"мые счетчики 7 заполнятся, фединичным уровнем с выхода распределителя 4 опрашиваются дешифраторы 9, Приэтом, если в каком-либо из контролируемых счетчиков 7 произошел сбой,на выходе соответствующего дешифратора 9 формируется единичный уро 65 вень, который через дополнительныйэлемент ИЛИ б включает элемент 10индикации и через элемент 11 закрывает элемент И 2, при этом на выходе распределителя 4 фиксируется уровеньопроса дешифратора 9, Если счетчики 7 исправны, выполняется следующий...

Номер патента: 744576

Опубликовано: 30.06.1980

Автор: Давыдов

МПК: G06F 11/10, H03M 13/51

Метки: кода, кодирования, полем, простым, рида-соломона

...а второй рход 45управления которых - с(1+1) выходом блока управления, где 1 - порядковый номер коммутатора, выход 1-госумматора подключен к первому входу .(1+1)-го сумматора, к первому информационному входу 1-го коммутатора ивторому информационному входу (и+1-1)го коммутатора, выход 1-го коммутатора подсоединен ко входу 1-ой ячейкисдвига, выход которой подсоедийенко второму входу 1-го сумматора.Введение коммутатора в каждыйразряд вычислительного блока, вышеуказанные связ) введенных коммутаторов с другими узлами устройства, а также новые связи сумматоров и ячеек 60 сдвига между собой позволяют повысить быстродействие устройства за счет "исключения второго этапа и совмещеКйя во времени третьего и четвертогоэтапов работы, В...

Номер патента: 744584

Опубликовано: 30.06.1980

Авторы: Бухман, Генин

МПК: G06F 11/10

Метки: двоичного, кода, четность

...Импульсы с остальных выходов распределителя 1 поочередно поступают на соединенные попарно вторые входы элементов 2 И нечетного и четного разрядов контролируемого кода.Импульсы с выходов группы элемен тов 2 И, входы которых подключены к выходам нечетных разрядов, через элемент 3 ИЛИ поступают на счетный вход первого фиксирующего триггера 5, а импульсы с выходов группы элементов 2 И, входы которых подключены к выходам четных разрядов через элемент 4 ИЛИ поступают на счетный вход второго триггера б.Таким образом, в процессе контро- ля первый триггер 5 производит счет единиц в нечетных разрядах контролируемого кода, и одновременно второй триггер 6 производит счет единиц в четных разрядахПо окончании контроля если в нечетных разрядах ко да...

Номер патента: 746530

Опубликовано: 05.07.1980

Автор: Горшков

МПК: G06F 11/10

Метки: двоичного, кода, параллельного, четность

...регистор сдвига 9 находится в нулевом состоянии, ина выходе элемента И 11 имеется потенциал, запрещающий прохождение импульсов тактовой частоты на вход этогорегистра сдвига через элемент И 8.Триггер 10 также установлен в нулевоеположение,Контролируемый код подается на информационные входы 1 устройства. Поединичному сигналу с шины приема 3 лоф гическая сумма двух соседних разрядовконтролируемого кода через элементыИЛИ 2 и элементы И 5 поступают навходы установки в единичное состояниеразрядов регистра сдвига 9, С выходаэлемента задержки 4 задержанный единичный сигнал с шины приема 3 поступает на входы элементов И 5, Прй этомразряды регистра сдвига устанавливает-ся в нулевое состояние, если в соответствующих соседних разрядах...

Номер патента: 765808

Опубликовано: 23.09.1980

Авторы: Александрова, Королев, Осипов, Федоров

МПК: G06F 11/10, G06F 7/38

Метки: арифметико-логическое, процессора, связного

...Триггеры 13,14 и 15являются программно доступными,Устройство работает следующим образом. В первом такте происходитприем. входных операндов на регистры операндов 1 и 2 по шинам 25 и26. В случае обнаружения ошибки п 1 Ф- бОема блоК 7 выдает сигнал ошибки 29н устройство обработки прерыванийпроцессора. Этот контролв.-. производится для всех операций, выполняемых устройством, и входные операнды/ контролируются по постоянной "внутренней" четности процессора, отличающейся от четности на линии,где возможны различные типы четности. Вовтором такте над входными операндами одновременно выполняются ариФметические илогические действия ив зависимости от сигналов, поступающих по шинам 18, 22, 28, местноеустройство управления 10,...

Номер патента: 767763

Опубликовано: 30.09.1980

Авторы: Лысиков, Шостак

МПК: G06F 11/10, G06F 7/50

Метки: зависимостью, контролем, переносов, сумм, сумматор, функциональной, четности

...четности, первый и второй . входы которого являются первым и вторым входом устройства, первый, второй и третий выходы блока генерации и транзита переносов каждого разряда соединены соответственно с первым,.вторым и третьим входами блока формирования поразрядной суммы с функциональной зависимостью, четвертый и пятый входы которого являются входами устройства, выход блока формирования параллельного переноса каж 1 дого разряда соединен с шестым входом 767763 4.блока формирования поразрядной суммы сфункциональной зависимостью данногоразряда, с седьмым входом блока формирования поразрядной суммы с функциональнойзависимостью последующего разряда спервым входом сумматора по модулю дваданного разряда и со вторым входом сумматора по...