Устройство для контроля параллельного кода на четность

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК зс 5 в С 06 Г 11/1 О ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Авторское свидетельство СССР9 530332, кл, С 06 Р 11/10, 1973.2. Авторское свидетельство СССРКф 883910, кл. С 06 Р 11/10, 1979(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯПАРАЛЛЕЛЬНОГО КОДА НА ЧЕТНОСТЬ,содержащее генератор импульсов, элемент ИЛИ, первый триггер контроля,первый элемент И, первый регистри первую группу элементов И, причеминформационные входы первого регистра образуют группу информационныхвходов устройства, прямые вьмодытриггеров первого регистра соединены с первыми прямыми входами соответствующих элементов И первой группы, выходы которых соединены с первыми нулевыми входами соответствующих триггеров первого регистра, выход генератора импульсов соединенс первым входои первого элемента И,выход которого соединен с .вторымипрямыми входами всех элементов Ипервой группы, о т л и ч а ю щ е ес я тем, что, с целью повьппениябыстродействия устройства, в неговведены второй регистр, второй триггер контроля, вторая группа элементов И, две группы элементов ИЛИ,второй, третий, четвертый, пятыйи шестой элементы И, причем информационные входы второго регистра соеди 801100626 А нены с соответствующими входами группы информационных входов устройства, установочный вход устройства соединен с первыми нулевыми входами первого и второго триггеров контроля, вторыми нулевыми входами триггеров первого регистра и первымн единичными входами триггеров второго регистра, инверсные выходы триггеров второго регистра соединены с первыми прямыми входами соответствующих элементов И второй группы, выходы которых соединены с вторыми единичными входами соответствующих триггеров второго регистра, прямой выход триггера каждого 1-го разряда первогорегистра (2 1 М, где М - разрядность регистра) соединен с первым входом (1 -1)-го элемента ИЛИ первой группы, инверсный выход триггера каждого 1-го разряда второго регистра соединен с первым входом (1-1)-го элемента ИЛИ второй группы, выход каждого )-го элемента ИЛИ первой группы (11 К) соединен с вторым входом (1+ 1)-го элемента ИЛИ первой группы и с инверсным входом (1+2)-го элемента И первой группы, выход каждого 1-го элемента ИЛИ второй группы соединен с вторым входом (1+1)-го элемента ИЛИ второй группы и с инверсным входом (1+2)-го элемента И второй группы, второй вход первого . элемента ИЛИ первой группы соединен в с прямым выходом триггера первого разряда первого регистра и с инверсным входом второго элемента И первой группы, второй вход первого элемента ИЛИ второй группы соединен с инверсным выходом триггера первого разряда второго регистра и с инверсньм1100 б 2 б входом второго элемента И второйгруппы, выход (М)-го элемента ИЛИпервой группы соединен са счетнымвходом первого триггера контроля,инверсным входом второго элемента Ии первым входом третьего элемента И,выход (И)-го элемента ИЛИ второйгруппы соединен со счетным входомвторого триггера контроля, вторымвходом третьего элемента И и инверсным входом четвертого элемента И,выход третьего элемента И соединенс вторым входом первого элемента Ии инверсным входом пятого элеме.нта И,выход которого является выходом готовности устройства и соединен с первым входом шестого элемента И, второйвход которого является входом запускаустройства, выход шестого элемента Исоединен с вторыми нулевыми входами Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для проверки нячетность информации в системах передачи и абра.батки данных,Известно устройство для контроляпараллельного кода на четнасть 1 1,недостаткам которого является низкоебыстродействие . Наиболее близким к изобретению является устройство для контрсля параллельного кода на четность, содержащее регистр, группу элементов И, элемент ИЛИ элемент И, элемент И-НЕ и триггер, причем единичные входы триггеров регистра являются информационными входами устройства, прямые выходы триггеров регистра соединены с первыми входами соответствующих элементов И группы, выходы которых соединены с нулевыми входами соответствующих триггеров регистра и соответствующими входами элемента ИЛИ, выход которого соединен со счетным входом триггера, выходы которого являются выходами контроля устройства, первый вход элемента И является тактовым входам устройства, выход элемента И соединен с вторыми входами всех элементов И группы, инпервого и второго триггеров контроляи входами синхронизации всех триггеров первого и второго регистров, выход первого элемента И соединен с входами синхронизации первого и второготриггеров контроля и вторыми прямымивходами всех элементов И второй группы, выход генератора импульсов соединен с первыми прямыми входами второго и четвертого элементов И и прямым входом пятого элемента И, прямые выходы первого и второго триггеров контроля соединены соответственно с вторыми прямыми входами второго и четвертого элементов И, выходы которых соединены с саответствуюшими входами элементов ИЛИ, выход которого является выходом контроля устройства,версный выход триггера 1-га разрядарегистра (11 й 1-1, где И - разрядность регистра) соединен с (1+2)-мвходом (1+1)-го элемента И группы и-м входом элемента ИНЕ, выход кото -рого соединен с вторым входом элемента И, инверсный выход триггера И-горазряда регистра соединен с 1-м входом элемента И-НЕ21.10 Недостатком известного устройстваявляется невысокое быстродействие. Цель изобретения - повышение быстродействия устройства.Поставленная цель достигаетсятем, что в устройство для контроляпараллельного кода на четность, содержащее генератор импульсов, элемент ИЛИ, первый триггер контроля,первый элемент И первый регистр ипервую группу элементов И, причеминФормационные входы первого регистра образуют информационную группувходов устройства, прямые выходытриггеров первого регИстра соединены ;Цс первьщи прямыми входами соответствующих элементов И первой группы,вью;ады которых соединены с первыминулевыми входами соответствующихтриггеров первого регистра выходгенератора импульсов соединен с пер 3 1100вым входом первого элемента И, выходкоторого соедин н с вторыми прямымивходами всех элементов И первойгруппы, введены второй регистр,второй триггер контроля вторая груп 35па элементов И, две группы элементов ИЛИ, второй, третий, четвертый,пятый и шестой элементы И, причеминформационные входы второго регистра соединены с соответствующимивходами информационной группы входовустройства, установочный вход устройства соединен с первыми нулевымивходами первого и второго триггеровконтроля, вторыми нулевыми входамивсех триггеров первого регистра ипервыми единичными входами всехтриггеров второго регистра, инверсные выходы триггеров второго регистра соединены с первыми прямыми входами соответствующих элементов И второй группы, выходы которых соединеныс вторыми единичными входами соответствующих триггеров второго регистра,прямой выход триггера каждого ь-го25разряда первого регистра (211(М,где Б - разрядность регистра) соединен с первым входом ( 1-1)-го элемента ИЛИ первой группы, инверсный выход триггера каждого 1-го разрядавторого регистра соединен с первым30входом ( 1-1)-го элемента ИЛИ второйгруппы, выход каждого 1-го элемента ИЛИ первой группы (1 ь 1 И) соединен с вторым входом (1+1)-го элемента ИЛИ первой группы и с инверсным З 5входом (1+2)-го элемента И первойгруппы, выход каждого 1-го элемента ИЛИ второй группы соединен с вторым входом (1 +1)-го элемента ИЛИ второй группы и с инверсным входом(1+2)-го элемента И второй группы,второй вход первого элемента ИЛИпервой группы соединен с прямым выходом триггера первого разряда первогорегистра и с инверсным входом второго элемента И первой группы, второйвход первого элемента ИЛИ второйгруппы соединен с инверсным выходомтриггера первого разряда второго регистра и с инверсным входом второгоэлемента И второй группы, выход(М)-го элемента ИЛИ первой группысоединен со счетным входом первоготриггера контроля, инверсным входомвторого элемента И и с первым входом 55третьего элемента И, выход (Я) -гоэлемента ИЛИ второй группы соединенсо счетным входом второго триггера1 контроля, вторым входом третьего элемента И и инверсным входом четвертого элемента И, выход третьего элемента И соединен с вторым входом первого элемента И и инверсным входом пятого элемента И, выход которогоявля.тся выходом готовности устройства и соединен с первым входом шестого элемента И, второй вход которогоявляется входом запусг устройства,выход шестого элемента И соединен свторыми нулевыми входами первогои второго триггеров контроля и входами синхронизации всех триггеровпервого и второго регистров, выходпервого элемента И соединен с входами синхронизации первого и второготриггеров контроля и вторыми прямыми входами всех элементов второйгруппы, выход генератора импульсо 1соединен с первыми прямыми входамивторого и четвертого элементов И ипрямым входом пятого элемента И, прямые выходы первого и второго триггеров контроля соединены соответственно с вторыми прямыми входами второгои четвертого элементов И, выходыкоторых соединены с соответствующимивходами элемента ИЛИ, выход которогоявляется выходом контроля устройства.На чертеже приведена функциональная схема устройства для контроляпараллельного кода на четность.Схема содержит группу 1 информационных входов устройства,первыйрегистр 2, первую группу 3 элементов И, первую группу 4 элслентов ИЛИ,второй регистр 5, вторую группу 6элементов И, вторую группу 7 элементов ИЛИ, первый триггер 8 контроля,генератор 9 импульсов, второй элемент И 10, второй триггер 11 контроля,третий элемент И 12, пятый элемент И 13, первый элемент И 14, четвертый элемент И 15, шестой элемент И 16, элемент ИЛИ 17, вход 18запуска устройства, выход 19 контроляустройства, выход 20 готовности устройства, установочный вход 21 устройстваУстройство для контроля параллельного кода на четность работает следующим образом.В исходном состоянии устройстватриггеры регистров 2 и 5 и триггеры 8 и 11 контроля находятся в нулевом состоянии. Устройство приводитсяв исходное состояние сигналом,поступающим на его установочныйвход 21. Тактовые импульсы с выхода генератора 9 импульсов через элемент И 13 поступают на выход 20 готовности устройства, сигнализируя о его готовности к работе,На группу 1 информационньгх входов устройства поступает разрядный параллельный код (Б - четно), Каждый 1-й разряд кода подается одновременно на информационные входы триггеров 1-х разрядов регистров 2 и 5. Начало работы устройства определяется моментом поступления управляющего сигнала на вход 18 запуска устройства, который свидетельствует о том, что на информационные входы регистров 2 и 5 подан кад и можно начинать процесс контроля. Управляющий сигнал, поступающий на вход 18 запуска устройства открывает элемент И 16, и очередной тактовый импульс с выхода генератора 9 импульсов через элемент И 13 поступает на элемент И 16 и далее на входы синхронизации регистров 2 и 5 и нулевые входы триггеров контроля 8 и 11. В результате этого контролируемый код записывается в регистры 2 и 5 одновременно и подтверждается исходное состояние триггеров контроля 8 и 11, При эФам на выходах (М)-х элементов ИЛИервой 4 и второй 7 групп появляются единичные сигналы, которые поступают на счетные входы триггеров контраля 8 и 11, а также на входы элемента И 12. Единичный сигнал с выхода элемента И 12 поступает на инверсный вход элемента И 13 и вход элемента И 14, Вследствие этого очередной тактовый импульс с выхода генера - тора 9 импульсов проходит на выход элемента И 14 и поступает на соответствующие входы элементов И первой 3 и второй 6 групп и входы синхронизации триггеров контроля 8 и 11. Под воздействием этого импульса триггеры 8 и 11 переключаются в единичное состояние. Кроме того, в регистре 2 на нулевой вход самого младшего разряда, содержащего единицу, с выхода соответствующего элемента И первой группы 3 поступает единичный сигнал и устанавливает этот разряд в нулевое состояние.Это объясняется тем, что элементь И группы элементов И 3, номера которых меньше номера переключившегося2 О 25 разряда регистра, закрыты нулевымисигналами с выходов соответствующихим триггеров, а элементы И группыэлементов И 3, номера которых большеномера переключившегося разряда регистра, закрыты единичными сигналами,поступившими с выходов соответствующих элементов ИЛИ второй группы 4.Аналогично в регистре 5 на единичный вход самого младшего разряда,содержащего ноль, поступает сигнал свыхода соответствующего элемента Ивторой группы 6, который переводитэтот разряд из нулевого в единичноесостояние. Таким образом, в результате поступления первого импульсас выхода элемента И 14 на входы первой 3 и второй 6 групп элементов Ичисло единиц в коде, записанном врегистре 2, и число нулей в коде,записанном в регистре 5, уменьшаетсяна единицу, а триггеры контроля 8и 11 переключаются в единичное состояние, Б результате поступления очередного тактового импульса с выходаэлемента И 14 число единиц в коде,записанном в регистре 2, и числонулей в коде, записанном в регистре 5, вновь уменьшается на единицу,а состояния триггеров контроля 8 и 11изменяются на противоположные,Работа устройства продолжаетсяаналогичным образам до тех пор, покав регистре 2 не окажется записаннымнулевой ко,ц или в регистре 5 код,состоящий только из единиц. Предположим, чта на вхоц устройства поступил кад, в котором числоединиц меньше, чем число нулей, 40и равно К. Тогда, через К тактов всетриггеры регистра 2 уста.навливаютсяв исходное (нулевое) состояние и навыходе (И)-го элемента ИЛИ первойгруппы 4 появляется нулевой сигнал.45Этот сигнал поступает на вход элемента И 1, в результате чего нулевойсигнал с выхода этого элемента запрещает прохождение очерЕдного тактовогоимпульса на выход элемента И 14и разрешает его прохождение черезэлемент И 13 на выход 20 у готовностиустройства, Появление этого сигналасигнализирует об окончании циклаконтроля и о появлении на выходе 55 устройства 19 результата контроля.Одновременно нулевой сигнал с выхода (ь 1-1)-го элемента ИЛИ первойгруппы 4 поступает на инверсный вход7 11 элемента И 10 и открывает элемент И 10 по этому входу. Тактовый импульс с выхода генератора 9 импуль.сов проходит на выход элемента И 10 и далее через элемент ИЛИ 17 на выход 19 контроля устройства, если триггер контроля находится в состоянии единицы. Это свидетельствует о нечетном числе единиц в контролируемом коде. В противном случае на выходе элемента И 10, а следовательно, и на выходе 19 устройства сигнал равен нулю, что свидетельствует о четном числе единиц в контролируемом коде.Когда число нулей в коде меньше, чем число единиц, формирование сигнала на выходе 2, готовности устройства и передача на выход 19 контроля устройства состояния второго 00626 8триггера 11 контроля осуществляетсяпо нулевому сигналу на выходе (0-1)го элемента ИЛИ второй группы 7.После того как очередной код поступит на информационню группу 1 входов устройства, на установочныйвход 18 поступает управляющий сигнал.ОчереДной тактовый импульс с выходаэлемента И 16 поступает на входы 10 регистров синхронизации 2 и 5 и устанавливает триггеры контроля 8 и 11в исходное состояние. После этогоустройство переходит к циклу контроля очередного кода.15Таким образом, в предложенномустройстве время контроля не превышаеттактов что повышает его быст 2Фродействие.