Устройство для контроля делительного блока

801115056 А СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН зс 5 р С 06 Г 11/10 Щ(г 177 1 УУ Ц3ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1,ТЕХНО: . а.й К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПЪЙ(56) 1. Журавлев 10.П, и др. Надежность и контроль ЭВМ. М "Советское радио", 1978, с. 139-152, рис,3,30.2. Селлерс ф. Методы обнаружения ошибок в работе ЭЦВМ. М., "Мир", 1972, с. 144, рис. 8.1 (прототип).(54)(57,) УСТРОЙСТВО ДЛЯ КОНТРОЛЯЦЕЛИТЕЛЬНОГО БЛОКА, содержащее сумматор, узел сравнения, причем выходысумматора соединены с первой группойвходов узла сравнения, выход которого является выходом ошибки устройства, о т л и ч а ю щ е е с я тем,что, с целью повышения достоверностиконтроля, в него введены три коммутатора, три дешифратора, три шифратора, три группы элементов И, триблока нормализации, каждый из которых содержит группу элементов И,причем 1 -е входы всех к-х элементовИ группы первого, второго и третье"го блоков нормализации объединеныи соединены с 1 -ми разрядами группыинверсных входов делителя, группыинверсных выходов результата и группы инверсных входов делимого контролируемого блока соответственно(1 сп,1,кап, где о - разрядностьрегистров), выходы элементов И группы первого, второго и третьего блоковнормализации соединены с входами соответственно первого, второго итретьего дешифраторов, выходы Ф-хэлементов И группы первого блока нор-мализации (1 ьосп) соединены спервыми входами пт-х элементов И первой группы, вторые входы которыхсоединены соответственно с (п 1)-ми разрядами группы прямых входов делителя контролируемого блока, выходып 1-х элементов И группы второго блока нормализации соединены с первымивходами н 1-х элементов И второй группы, вторые входы которых соединенысоответственно с (1 п+ 1) -ми разрядамигруппы прямых выходов результатаконтролируемого блока, выходь п 1-хэлементов И группы третьего блоканормализации соединены с первымивходами п-х элементов И третьейгруппы, вторые входы которых соединены соответственно с оп+1)-ми разрядами группы прямых входов делимого контролируемого блока, выходыэлементов И первой, второй и третьейгрупп соединены соответственно с ин.формационными входамипервого, второго и третьего коммутаторов, управляющий вход первого коммутаторасоединен с выходом первого дешифратора и входом первого шифратора, вы-,ходы первого коммутатора и первогошифратора соединены с группой входовпервого слагаемого сумматора, группавходов второго слагаемого которогосоединена с выходами третьего шифратора и третьего коммутатора, управляющий вход которого соединен с выходом третьего дешифратора и входомтретьего шифратора, выход второгодешифратора соединен с управляющимвходом второго коммутатора и входомвторого шифратора, выходы которыхсоединены с второй группой входовузла сравнения.1115056 Цель изобретения - повышение достоверности контроля,40Поставленная цель достигается тем,что в устройство для контроля делительного блока, содержащее сумматор,узел сравйения, причем выходы сумматора соединены с первой группой 45входов узла сравнения, выход которого является выходом ошибки устгройства, введены три коммутатора,три дешифратора, три шифратора, тригруппы элементов И, три блока нормализации, каждый из которых содержитгруппу элементов И, причем 1 -е входы всех к-х элементов И группы первого, второго и третьего блоковнормализации объединены и соединены 55с 4 -ми разрядами группы инверсныхвходов делителя, группы инверсныхвыходов результата и группы инверсИзобретение относится к вычислительной технике и может быть использовано при постррении арифметическихблоков отказоустойчивых ЦВМ.Известно устройство для обнаружения ошибок, содержащее узел сравнения, узлы свертки по модулю д исумматоры по модулю 611Недостатками устройства являютсясложность, невысокая обнаруживающая 1 Оспособность, а также большое время,затрачиваемое на контроль операцииделения,Наиболее близким к изобретениюпо технической сущности является уст ройство для контроля сумматора с помощью остаточного кода, содержащеетри блока формирования остатка по модулю щ, сумматор остатков и схемусравнения, причем входы первого, 20второго и третьего блоков формирования остатков по модулюа соединенысоответственно с выходами регистровпервого и второго слагаемых и регистра суммы, выходы первого и второго 25блоков формирования остатков по модулю п соединены соответственно спервым и вторым входами сумматораостатков, выход которого соединен спервым входом схемы сравнения, вто- З 0,рой вход которой соединен с выходомтретьего блока формирования остатковпо модулю т, выход схемы сравненияявляется выходом неисправности устройства 121.Недостатком известного устройстваявляется низкая достоверность контроля,ных входов делимого контролируемого блока соответственно (11 аП;1(К 4 П, где О - разрядность регистров), выходы элементов И группы первого, второго и третьего блоков нормализации соединены с входами соответственно первого, второго и третьего дешифра 1 оров, выходып -х элементов И группы первого блока нормализации (1 ща) соединены с первыми входами Ф-х элементов И первой группы, вторые входы которых соединены соответственно с (а+1)-ми разрядами группы прямых входов делителя контролируемого блока, выходы о-х элементов И группы второго блока нормализации соединены с первыми входами Ф-х элементов И второй группы, вторые входы которых соединены соответственно с (а+1)-ми разрядами группы прямых выходов результата контролируемого блока, выходы е-х элементов И группы третьего блока нормализации соединены с первыми входами п-х элементов И третьей группы, вторые входы которых соединены соответственно с (Э+1)-ми разрядами группы прямых входов делимого контролируемого блока, выходы элементов И первой, второй-и третьей групп соединены соответственно с информационными входами первого, второго и третьего коммутаторов, управляющий вход первого коммутатора соединен с выходом первого дешифратора и входом первого шифратора, выходы первого коммутатора и первого шифратора соединены с группой входов первого слагаемого сумматора, группа входов второго слагаемого которого соединена с выходами третьего шифратора и третьего коммутатора, управляющий вход которого соединен с выходом третьегоешифратора и входом третьего шифратора, выход второго дешифратора соединен с управляющим входом второго коммутатора и входом второго шифратора, выходы которых соединены с второй группой входов узла сравнения. На чертеже изображена функциональ ная схема устройства для контроля делительного блока, соединенного с регистрами контролируемого блока, являющимися входами-выходами контролируемого блока.Устройство содержит сумматор 1, узел 2 сравнения, блоки 3-5 нормализации, группы 6-8 элементов И, груп1115056 4а на выходе шифратора 15, 16 или 17 формируется характеристика числа, содержащегося на регистрах 18, 19 или 20.5 Число разрядов 1, отводимое дляхарактеристики логарифма, определяется из выражения пы 9-11 элементов И блоков нормализации, дешифраторы 12-14, шифраторы 15-17, регистр 18 делителя, регистр 19 частного, регистр 20 делимого, коммутаторы 21-23.Принцип контроля построен на основе приближенного вычисления логарифмов делимого, делителя и частного, нахождении разности логарифмов делимого и делителя с последующим 1 О сравнением ее с логарифмом частного.Приближенное вычисление логарифма числа осуществляется простой комбинационной схемой, позволяющей обеспечить достаточную для контроля точ ность при незначительных временных затратах на формирование логарифма. При этом характеристика числа принимается равной количеству двоичных разрядов этого числа, расположенных 20 справа от наибольшей значащей единицы в числе. В качестве мантиссы принимается код этого числа, расположенный справа от старшего разряда, содержащего единицу, Например, лога рифм двоичного. числа Х= 10011001 и Х = 00011000 соответственно равен Со Х 4 = 111,00110 и Кдф Х= = 100,10000, где код "111" и код "100" есть характеристики чисел Хп ЗО и Х а код " 00110 и код .10000 мантисс Хи Х соответственно. .Назначение функциональных элементов предлагаемого устройства следующее.35Блоки 3-5 нормализации предназначены для поиска старших единиц в кодах чисел, содержащихся соответственно в регистрах делителя, частного и делимого. При кодах чисел делителя, 4 О делимого и частного, равных 1 ХХХХХ, О 1 ХХХ, 001 ХХХ .Х, ООО 1 Х .00001, на выходах блоков 3-5 формируются соответственно коды масок 111111, 011111, 001111, 45 00011 и 000001, где Х 61,0. Дешифраторы 12-14 и шифраторы 15-17 предназначены для формирования характеристик логарифмов чисел соответственно делителя, частного и делимого по кодам, получаемым на выходах блоков 3-5, а также для управления коммутаторами. При поступлении на вход дешифратора 12,13 или 14 кода из множества 0001, 00011,55 000111, 00, 01111,11111 на выходе возбуждается шина, управляющая коммутатором 21,22 или 23,где Н - разрядность числа, а скобкиозначают округление до ближайшего большего целого.Группы 6-8 элементов И предназначены для выделения мантисс логарифмов чисел, выходы групп 6 и 8 элементов И соединены с младшими О, а+1Г+1,Т разрядами входов слагаемых сумматора. 1 через коммутаторы, а вьглоды группы 7 - с узлом 2 сравнения. Это обеспечивает такую коммутацию мантисс, при которой первая цифра, расположенная справа от старшей единицы, поступает в (Г+1)-й разряд, вторая - в (Г+2)-й разряд и т.д. Старшие разряды 1,2 1 сумматора 1 и узла 2 сравнения соединены с выходами шифратора 15-17. Этим обеспечивается возможность нахождения разности логарифмов делимого и делителя и сравнения этой разности с логарифмом частного.Узел 2 сравнения предназначен для сравнения кодов, осуществляемого путем выполнения операции сложения вод 2, Он может быть выполнен на триггерах со счетным входом,Конструктивное исполнение сумматора 1, как и делительного блока, несущественно. Их конструкция можетбыть любой, удовлетворяющей выбранному варианту выполнения операцийделения и сложения в конкретномарифметическом устройстве.Устройство работает следующимобразом.При поступлении делителя и делимого на регистры 18 и 20 на выходахэлементов И групп 9 и 11 блоков 3 и5 нормализации по изложенным правилам формируются коды масок. Каждаяиз масок представляет собой код,содержащий нули в разрядах, расположенных слева от старшей единицы вкоде числа, и единицы в остальныхразрядах. По кодам масок на выходахдешифраторов 12 и 13 возбуждаютсяшины, управляющие коммутаторами 211115056 10 3 НЯКПИ Заказ 6771/35 Тираж 698 По адское яппиФилиал ПОП Патент, г.уагород, ул.Проектная,и 23, а на выходах шифраторов 15 и16 формируются характеристики логарифмов делителяи частного, На выходах элементов И первой и третьей,групп б и 8 путем маскирования соответствующих разрядов формируются ихмайтиссы, которые через коммутаторы21 и 23, управляемые дешифраторами12 и 13, посылаются в сумматор 1,причем таким образом, что перваяцифра, стоящая справа от старшейединицы операнда, поступает на входМ+1)-го разряда сумматора,Так, если делимое Х = 10011001,а делитель У = 00011000, то на входсумматора поступает 10 Х=111,00110и Оф У = 100,10000,Разность логарифмов 10( Х - о У,получаемая в сумматоре 1, поступаетв узел 2 сравнения.20В соответствии с алгоритмом работы делительного блока в регистре 19формируется частное одним из известных способов. После завершения операции деления, аналогично изложенному,на выходах элементов И группы 10блока 4 нормализации формируется маска частного, по которой на выходешифратора 17 образуется характеристика его логарифма, а на выходе элементов И группы 7 - мантисса, которая через коммутатор 22 поступаетна вход узла 2 сравнения. В узле 2происходит сравнение полученного таким образом логарифма частного сразностью логарифмов делимого и делителя, При этом сравнение осуществляется с игнорированием младшихразрядов и, О - 1 й - К где К выбирается иэ условия,что сравниваемыекоды должны совпадать с точностью до 8.При несовпадении кодов логарифмов сточностью до Х на выходе узла 2 формируется сигнал "ошибка",Таким образом, предложенное устройство не критично в смысле обнаруживающей способности к кратности ошибки и имеет более высокую достоверность контроля.