Устройство для вычисления функций

(59 006 915 ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ)кобританииГ 15/20, опубВ. Ф.вующиства Н стерук одейст устрой х маши 36 (пр ыстркиельны ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ с, ототип) . (54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ, содержащее регистр старших разрядов первого аргумента, регистр младших разрядов первого аргумента, блок памяти, первый блок умножения, первый и второй коммутаторы, буферный регистр, сумматор и регистр результата, причем выход регистра старших разрядов первого аргумента соединен с первым входом блока памяти, первый выход которого соединен с первым информационным входом первого коммутатора, выход которого соединен с первым входом сумматора, выход которого соединен с входом регистра результата и информационным. входом буферного регистра, выход которого соединен с первым информационным входом второго коммутатора, выход регистра младших разрядов первого аргумента соединен с первым входом первого блока умножения, о тл и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач за счет воэможности вычисления функций от аргументов, в него введены блок синхронизации, регистр старших разрядов второго аргумента, регистр младших разрядов второго аргумента и второй блок умножения, первый и второй входы которого соединены соответственно с выходом регистра младших разрядов второго аргумента и вторым выходом блокаР памяти, третий выход которого соединен со вторым входом первого блока умножения, выход которого соединен со вторым информационным входом первого коммутатора, управляющий вход которого соединен с первым выходом блока синхронизации, второй Я и третий выходы которого соединены соответственно с входом записи буФерного регистра и управляющим входом второго коммутатора, второй информационный вход и выход которого соединены соответственно с выходом второго блока умножения и вторым входом сумматора, выход регистра старших разрядов второго аргу- мента соедииен со вторым входом блока памяти.Изобретение относится к вычислй-тельной технике и может быть использовано для ускоренного вычисления произвольной. функции двух ар" гументов, в частности для вычисления Функции необходимой при выпол нении преобразования декартовых координат в полярные координаты.Известно вычислительное устройство, предназначенное для вычисления Функций двух аргументов и со держащее регистр старших разрядов первого аргумента, регистр младших разрядов первого аргумента, регистр старших разрядов второго аргумента, регистр младших разрядов второго аргумента, блок памяти, сумматор, выход которого соединен со входами буферного регистра и регистра результата, и блок синхронизации Ц .Недостатком такого устройства 20 являются относительно невысокие точность и быстродействие.Наиболее близким к предлагаемому по технической сущности является устройство для вычисления Функций, содержащее регистр старших разрядов аре гумента, регистр младших разрядов аргумента, три блока памяти, блок умножения, два коммутатора, сум". матор, буФерный регистр и регистр результата, причем выход регистра старших разрядов первого аргумента соединен с первым входом блока памяти, первый выход которого соединен с первым информационным входом первого коммутатора, выход которого соединен с входом регистра резуль" тата и информационным входом буфер-,. ного регистра, выход которого соединен с первым информационным входом второго коммутатора, выход ре 40 гистра младших разрядов первого аргумента соединен с первым входом первого блока умножения2)Целью изобретения является расширение класса решаемых задач за счет 45 возможности дополнительного вычисления функции от одного и двух аргументов.Поставленная цель достигается тем, что в устройство для вычисления 5 О функций, содержащее регистр старших разрядов первого аргумента, регистр младших разрядов первого аргумента, блок памяти, первый блок умножения, первый и второй коммутаторы, буфер ный регистр, сумматор и регистр результата, причем выход регистра Старших разрядов первого аргумента сое" динен с первым входом блока памяти, первый выход которого соединен с первым информационным входом первого коммутатора, выход которого сое"; динен с первым входом сумматора, выход которого соединен с входом регистра результата и информационным входом буферного регистра, вы ход которого соединен с первым информационным входом второго коммутатора, выход регистра младших раз. рядов первого аргумента соединен с первым входом первого блока умножения, дополнительно введены блок синхронизации, регистр старших разрядов второго аргумента, регистр млад ших разрядов второго аргумента и второй блок умножения, первый и второй входы которого соединены соответственно с выходом регистра младших разрядов второго аргумента и вторым выходом блока памяти, третий выход которого соединен со вторым входом первого блока умножения, выход которого соединен со вторым информационным входом первого коммутатора, управляющий вход которого соединен с первым выходом блока синхронизации, второй и третий выходы которого соединены соответственно со входами записи буферного регистра и управляющим входом второго коммутатора, второй информационный вход и выход которого соединены соответственно с выходом второго блока умножения и вторым входом сумматора, выход регистра старших разрядов второго аргумента соединен со вторым входом блока памяти.На чертеже изображена блок-схема предлагаемого устройства.Устройство содержит регистр 1 старших разрядов первого аргумента, регистр 2 младших разрядов первого аргумента, регистр 3 старших разрядов второго аргумента, регистр 4 младших разрядов второго аргумента, блок памяти 5, сумматор б, буферный регистр 7, регистр результата 8, блоки умножения 9, 10, коммутаторы 11 и 12, блок синхронизации 13.Вычисление значения функции Г(Х, У) в устройстве производится на основе соотношения ХОХЛ-Юеуа - 3 т - ЬХ - д - в - аудХ (Хо,Уо) дХ (Хо, Уо)(1) где Хи У определяются старшими. разрядами, соответственно, аргументов Х и У, а д Х и Ь У определяются младшими разрядами аргументов Хи У,Устройство работает в два такта; определяемых блоком синхронизации 13 На входы блока памяти 5 с регистра 1 старших разрядов первого аргумента поступает значение Х, а с. регистра 3 старших разрядов второго аргумента, поступает значение Уд . Блок памяти 5 хранит три таблицы значений, соответственно Е(Х, У );Жва,то) ЪСм,т 1, . В первом тавЭхду1067510 Т Твыь+ Т+2 Тсм .,где Тзью И Заказ 11211 703 ное атент", г.ужгород,ул,Проектная Фили те значения: ЬХ и Ь У, снимаемые с хранящих их регистров младших разрядов первого и второго аргументов 2 и 4, поступают на входы первого и второго блоков умножения 9 и 10, на другие входы которых постуцают, соответственно, значения - - иРФк Йсу) дЕ (Хо Уо)дХ дУс выходов блока памяти 5. В результате на выходах первого и второго блоков умножения 9 и 10 образуются значенияЬ ГЛХЙасМДМ 1 дхХ(хо,ъМиЯГ= Ь. Блок синхронизации 13 в первом такте подключает с помощью управляющих входов к выходам первого 15 и второго коммутаторов 11 и 12 их первые входы, в результате чего,на входы сумматора б поступают значения ЙР и ЛР, образуя на его выходе зйачение ЬР = Ь 2 Р + Ь 2 Р, запоминаемое в этом такте по соответствующему сигналу от блока синхронизации 13 на буферном регистре 7. Во втором такте сигналы от блока синхронизации 13 подключают к выходам первого и второго коммутатора 11 и 12 вторые их входы, поэтому на входы сумматора б поступают с первого выхода блока памяти 5 значение Й(Х, Уе), а с выхода буферного регистра 7 - значение Д Г , образующее на выходе сумматора 6 значение Й (Хоо ) + Ь Рравное согласно вира- кению (1) искомому значению функции й(Х,У) которое запоминается на ре" гистре результата 8.Время Т вычисления значения функции й(Х,У). на данном устройстве определяется соотношением время выборки иэ блокапамяти,время умножения,время суммирования.