Устройство для вычисления функции =

Изобретение относится к вычислительной технике и предназначено для использования в специализированных рифровых вычислительных машинах высокой производительности.Известно устройство для вычисления функции вида 11:Е", содержащее регистр аргумента, блок маскирования. аргумента, блок постоянной памяти, блок оперативной памяти, блок выделения младшей зоны аргумента, блок 10 управления, блок определения нулевых значений аргумента, блок умноженияЯ.Недостатками устройства являются низкое быстродействие, поскольку экспоненциальная функция здесь вы числяется по интегральной формуле, причем в каждой итерации используется времяемкая операция умножения, и большие затраты оборудования.Наиболее близким по технической 20 сущности к изобретению является конвейерное устройство для вычисления функциЯг Е", содержащее (2 п) блоков вычисления итерации, регистр, триггер, выходной регистр, сумматор, коммутатор, блок управления, каждый блок вычисления итерации которого содержит два регистра, дна коммутатора, два сумматора.Данное устройство производит вычисления функции" е" на основе алгоритма Волдера со знакопеременными приращениями, н соответствии с которым для вычисления функции: 6" не" обходимо выполнять 2 И итераций, где 11 - разрядность обрабатываемых чисел. Устройстно построено по конвейерному принципу и каждая ступень конвейе ра реализует одну итерацию алгоритма Волдера, что позволило достичь очень высокого быстродействия, определяе мого задержкой в многоразрядном сумматоре 2 .Однако наличие в устройстве 2 Ь ступеней требует для его построения больших затрат оборудонания, опреде" 45 ляемых выражением 2 ь а,=ь-(г,.кж - -"Рг "а (кц,"км 50микросхем, где коэффициенты Кр Ксц, Кц учитывают количество обрабатываемых разрядов в одном корпусе микросхемы, на которой строится соответственно регистр, сумматор, коммутатор, и - разрядность обрабатываемых чисел,- номер. итерации, К ( ) число, равное /р 1 причетном и равное (1)/"при 1 нечетном,Целью изобретения является сокра" 60/щение оборудования.11 оставленная цель достигается тем, чго н устройство для вычисления функции : Е", содержащее генератор тактовых импульсов и П блокон вычис ления итерации, каждый из которыхсодержит первый и второй регистры,первый и второй сумматоры и коммутатор, причем в каждом блоке вычисления итерации разрядные выходы первого регистра соединены с первойгруппой входов первого сумматора,разрядные выходы второго регистраподключены к первой группе входоввторого сумматора и к информационнымвходам перной группы коммутатора,разрядные выходы первого сумматоракаждого блока вычисяения итерациисоединены с соответствующими разрядными входами первого регистра последующего блока вычисления итерации,ныход генератора тактовых импульсовподключен к управляющим входам всехрегистров устройства, введены в каждый блок вычисления итерации триггер и группа элементов И, первые входы которых соединены с соответствующими разрядными выходами первого регистра, выход триггера подключен квторым входам элементов И группы,выходы которых соединены с второйгруппой входов первого сумматора,вторая группа входов второго сумматора подключена к нходам константы3 н (1 Ф 2 + ) устройства, где: 1,, г 1, разрядные выходы второго сумматора соединены с информационнымивходами второй группы коммутатора,первый и второй управляющие нходыкоторого подключены соответственнок инверсному и прямому ныходам знакового разряда второго сумматора, выход генератора тактовых импульсов соединен с управляющими входами всехтриггеров устройства, прямой выходзнакового разряда второго сумматоракаждого блока вычисления итерацииподключен к информационному входутриггера последующего блока вычисле"ния итерации, выходы коммутатОра каждого блока вычисления итерации подключены к разрядным; входам второгорегистра последующего блока вычисления итерации.На чертеже представлена блок-схема устройства для вычисления функцииц: еф.Устройство содержит генератор 1тактовых импульсов и блоков 2 вычисления итерации, каждый иэ которых содержит первый и второй регистры 3и 4, триггер 5, группа элементовИ 6, первый и второй сумматоры 7 и 8,коммутатор 9,Коммутаторы 9 каждого блока 2 вычисления итерации содержат две группы по И днухвходовых элементов И,. объединенных элементом ИЛИ. Группа элементов И каждого блока 2 вычисления итерации содержит ( и - ( ) двухвходовых элементов И,где- номер блока.,р,: р -).Ь(4+й);ГО, если у;О,5(фп;= Мя 3 1, еслиОЗдесь 1 - номер итерации ( г: О,2, , И),При начальных условиях Хо "1, о =О,о:.Х данные Формулы дают Х г 8". 15Устройство работает следующимЬбразом.По сигналу пуска, поступающему навход генератора 1 тактовых импульсов,генератор начинает вырабатывать тактовые импульсы, которые поступаютна регистры и триггеры устройства.В первом такте во второй регистр4 первого блока 2 вычисления итерации поступает значение операнда Х 25в обратном или дополнительном кодев форме с фиксированной запятой,В триггер 5 поступает О, а впервый регистр 3 поступает 1,На первом сумматоре 7 формируетсязначение Х 1 ХО, поскольку группа элементов И б закрыта. На втором сумматоре 8 производится сложение содержимого второго регистра 4 и константы кп 2, сформированной на его входемонтажным способом путем подачи всоответствующий разряд сумматора зна.чения О или 1 в зависимостиот того, какое значение имеет в данном разряде константа, представленная в обратном или дополнительном 40коде, Таким образом, на сумматореобразуется значениеи, в зависимости от его знака, на выход коммутатора 9 приходит или содержимоевторого регистра 4, если знак положительный, или содержимое сумматора 8, если знак отрицательный, т.е.на выходе коммутатора 9 образуетсязначение ЧВо втором такте результаты, полученные в первом блоке 2 вычисленияитерации записываются во второйблок 2 вычисления итерации: значениеиэ первого сумматора 7 записываетсяв первый регистр 3, знак второго сум 55матора 8 - в триггер 5, а значениеиз коммутатора 9 - во второй регистр4. Одновременно во второй регистр 4,первого блока 2 вычисления итерациипоступает второй операнд. 60В первом блоке 2 вычисления итерации производится выполнение первойитерации над вторым операндом, аналогично выполненной в первом такте1 10см 1 ( км где коэффициент Кя учитывает количество разрядов в одном корпусе микросхемы, Как видно, затраты оборудования на данное устройство меньше по сравнению с известным, более чем в два раза,Высокая однородность структурыустройства позволяет его реализовать в виде больших интегральных схем. Вычисление функции у: Еф в устройстве производится на основе метода цифра эа цифрой со знакопостоянными приращениями, который описывается итерационными формулами над первым операндом. Во втором бло-,ке 2 вычисления итерации выполняетсявторая итерация над первым операндом и на выходе первого сумматора 7появляется значение Ху, а на выходекоммутатора 9 - значение.гр . Сдвигзначения Х на один разряд вправоосуществляется путем соединения выхода ) -го разряда группы элементов И бс входомФ 1) -го разряда первогосумматора 7 ( : 1, 2, , й ) . Навыходе второго сумматора 8 монтажным способом формируется константа(и (12=" ),В дальнейшем в каждом такте результаты предыдущих блоков поступаютв последующие блоки, а во второйрегистр 4 первого блока вычисленияитерации поступает новый операнд,и т,д причем в каждом последующемблоке промежуточные результаты изгруппы элементов И б поступают навторой вход первого сумматора 7 сосдвигом на один разряд вправо, большим,чем в предыдущем блоке, а в.выражениях логарифмов, формируемых монтажным способом на втором входевторого сумматора 8, степень двойкивозрастает на единицу,В п - м такте на выходе первогосумматора 7 последнего блока 2 вычисления итерации получается первыйрезультат, а в дальнейшем в каждомтакте на выходе устройства будет появляться новый результат.Предлагаемое устройство работаетпо конвейерному принципу. Его быстродействие определяется длительностьюодного такта, которая равна задержке в одной ступени устройства и определяется выражением где м- время суммирования на сумматоре;задержка информации коммутатором,Затраты оборудования на данное устройство определяются выражением 21 1 ( я иИ=1 н- , - 1 г - Ф - , (иЦки, "рг "см "км (рг :Ояно ктор Т,Кугр К Р В,Бутя каэ илиал ППП фПатент, г,ужгород, ул.Проектная, 4