Устройство для контроля монотонности кодов

(19) 1 И 1 51)5 С 08 С 25/04 1 :1;.М 4 йаБ:,1 ЬЛИО Ейд БРЕТЕНИ ТЕЛЬС лоСССР1983.ССР1986,ГОСУДАРСТВЕННЦЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЦТИЯМПРИ ПЮТ ССОф ОПИСАНИ К АВТОРСКОМУ 1(56) Авторское свидетельствВ 1157540, кл. С 06 Р 7/02,Авторское свидетельствоВ 1478337, кл. Н 03 М 7/00,(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МОНОТОННОСТИ КОДОВ(57) Изобретение относится к автома-.,тике, вычислительной технике и можетисполЬзоваться в последовательныхмногоканальных системах с временнымразделенйем контролируемых кодов, Уст 2ройство осуществляет накопление в б ке 13-памяти единичных приращений контролируемых кодов и формирование в блоке 2 памяти контрольного кода разрядностью, равной числу .источников кодов, анализ которого счетным бло" ком 3 позволяет определить, в каком источнике информации отсутствовало изменение кода в цикле контроля, что повышает достоверность результатов, Устройство содержит элемент ИЛИ-НЕ 1, блоки 2, 13 оперативной памяти, счетный блок 3, блок 4 синхронизации, элементы И 5, 11 КБ-триггер 6, блок7 допустимого сравнения, элемент И- НЕ8, сумматор 9, элемент НЕ 10 и переключатель 12. 4 цл.Устройство относится к автоматикеи вычислительной технике и может бытьиспользовано в последовательных мно".,уоканальных системах с временным раз 5делением контролируемых кодоВ.Цель изобретения - повышение достоверности устройства.На фиг. 1 изображена функциональная схема предлагаемого устройства; 10на фиг, 2 - функциональная схема блока синхронизации; на фиг. 3 - функциональная схема счетного блока; нафиг. 4 - временные диаграммы, поясня,ющие работу устройства,15Устройство содержит элемент ИЛИНЕ 1, первый блок 2 оперативной памяти, счетный блок 3, блок 4 синхронизации, первый элемент И 5,. ВБ-триггер 6, блок 7 допускового сравнения;элемент И-НК 8, сумматор 9, элементНЕ 10, второй элемент И 11,.переключатель 12 и второй блок 13 ОЬеративной памяти.Блок 4 синхронизации содержит ге- днератор 14 импульсов, счетчик 15 импульсов, элемент НЕ 16, Формирователь17 Одиночного кпульса, таймер 18;дешифратор 19, элементы ИЛИ 20 - 23и элемент И 24,30Счетный блок 3 содержит счетчик 25импульсов, дешйфратор 26 и ЕЯ-триггер 27,1устройство работает следующим образом,Й"йсхОдном состояниипри Включении питания в блоки 2 и .13 памяти записывается произвольный код, в, результате чего на выходе таймера 18 (Фиг.2)блока 4 синхронизации устанавливаетсясигнал логической единицы (фиг. 4 д). 4 ОЭтот сигнал проходит на второй управляющий выход устройства, свидетельствуя о .том, что устройство находится вждущем решще,Пру поступлении импульса на вход 45"Пуск" устройства (Фиг. 4 а) разрешается работа формирователя .17 одиночного импульса. При поступлении импульса синхронизации (Фиг. 4 б) насинхрониэирующий вход устройства, 5 Осооответствующего началу передачи контролируемых кодов, на информационныйвход, устройства, обнуляется счетчик.15 блока 4 синхронизации. На выходепереноса счетчик 15 устанавливаетсяпотенциал логической единицы, а навыходе элемента НЕ 16 - потенциаллогического нуляЭтим обеспечивается разрешение счета импульсов генера"Ютора 14 счетчиком .15. Одновременно по перепаду напряжения на выходе элемента НК 16 запускается формирователь. 17 одиночного импульса (фиг. 4 в) Передача битов контролируемых кодов производится синхронно с импульсами - генератора 14, Значение каждого бита кода, поступающего на информационный вход устройства синхронно с адресами со вторых выходов блока 4 синхронизации, последовательно запоминается- в блоке 13 оперативной памяти за один цикл приема кодов от всех мультиплексированных источников.Передача во времени контролируемых кодовых слов должна быть органи-. зована с информационными паузами длительностью не менее длины соответствующего кодового слова, Временное положение информационных кодов источников информации в цикле их передачи устанавливается заранее и определяется в устройстве с помощью дешифратора 19 и элемента ИЛИ 21 (фиг. 4 г) блока 4.При наличии единичного импульса на выходе элемента ИЛИ 21 (Фиг. 4 г) переключатель 12 пропускает на информационный вход блока.13 памяти код с информационного входа устройства.Таким образом за один цикл приема в блоке 13.оперативной памяти будут зафиксированы коды всех мультиплексированных источников (например, в его нечетных строках), Блок 7 допускаемого сравнения чисел хронируется сигналом с седьмого выхода блока 4 -(Фиг. 4 г) на время приема информации и осуществляет сравнение выходной информации каждой нечетной строки блока .13 оперативной памяти с информацией, поступающей в данный момент времени на информационный вход устройства, т,е. производится сравнение последующего И;, и предыдущего И; 1 значений ко 3 ов каждого 1-го1-1источника контролируемого кода с заданным допуском (например, +1 дискрет младшего разряда, где 1 = 1, 2, 3,- порядковый номер цикла передачи кодов на информационный вход устройства). В первом цикле возможны ложные сигналы со второго выхода блока 7 допускового сравнения, поступающие. на информационный выход устройства, вследствие неопределенности ко-) дов в блоке 13 оперативной памяти после включения питания (до момента времени сна фиг. 4). Информация5 15 об этой ситуации поступает на второй управляющий выход устройства с выхода таймера 18 блока 4 в виде потенциала логической единицы (фиг. 4 д), врезультате чего ложные сигналы могут исключаться внешнимустройством. При этом на интервале времени С1(фиг.4) и= 1, в результате чего сигнал логической единицы с первого выхода блока 4 (фиг. 4 в) .через элемент НЕ 10 формирует на выходе элемента И 11 потенциал логического нуля независимо от уровня сигнала с выхода суммы сумматора 9, Таким образом, на интервале времени , -(фиг. 4) в четных строках блока 13 оперативной памяти единичных приращений каждого, источника контролируемого кода будут записаны уровни напряжений логического нуля. Это обеспечивается подключением выхода переключателя 12 на время информационной паузы (отсутствия единичного импульса на шестом выходе блока 4 (фиг. 4 г к выходу элемента И 11. Кроме того, на интервале времени С- С первого цикла ,(фиг. 4) также обнуляются блок 2 опе-. ративной памяти и счетный блок 3 (счетчик 25 и КБ-триггер 27 (фиг.3. После этого счетчик 15, отсчитав заданное количество импульсов генератора 14, соответствующих одному циклу передачи информации, блокируется вследствие формирования потенциала логической единицы на выходе элемента НЕ 16 блока 4, В этом состоянии устройство находится до поступления очередного сигнала синхронизации .(момент временина фиг. 4 б).При поступлении этого импульса вновь обнуляется счетчик 15. Потенциал на выходе элемента НЕ 16 изменяется второй раз с уровня логической единицы. на уровень логического нуля, По этому перепаду напряжения формирователь 17 одиночного импульса возвращается в исходное состояние, при котором на его выходе устанавливается уровень логического нуля (момент времени С 1 на фиг. 4 в), и остается в этом сос-тоянии до поступления следующего импульса на вход "Пуск" устройства. По заднему фронту импульса формировате-,: ля 17 запускается .аймер 18, на выходе которого устанавливается нулевой логический потенциал (фиг. 4 д), что обеспечивает разрешение приема информации с выхода устройства. 75223 6 Далее в каждом последующем циклеприема происходит обновление кодовой"информации в соответствующих нечетныхстроках блока 13 оперативной памяти(как описано выше. При этом во времязаписи значения М;, кода в блок13 оперативной памяти с его выхода навторой информационный вход блока 7допускового сравнения поступает значение И; кода предыдущего цикла.Таким образом, блок 7 допусковогосравнения осуществляет операцию11;,1- М ; 1/Л , .где а - заданный допуск сравнения чисел (кодов).В случае монотонного изменения кодовкаждого источника в циклах их передачи сигнал на втором выходе блока 7отсутствует (выполняется приведенное 2 О неравенство). При Л = О во время каждого сравнения также отсутствует сигнал приращения кода на первом выходеблока 7, в результате чего КЯ-триггер6 устанавливается в состояние "О"(подтверждает свое состояние) сигналом с четвертого выхода блока 4(фиг. 4 з). Этот сигнал формируетсяна выходе элемента И 24 в виде тактового импульса во время информационнойпаузы через время, не менее величинывремени передачи кодового слова накопления единичных приращений по окончании каждого информационного слова.(фиг. 4 г), На тертьем выходе блока 4(выходе элемента ИЛИ 23) формируетсяво время поступления адресов,. соответствующих строкам накопления единичных приращений в блоке 13 оперативной памяти, импульсы (фиг. 4 ж).Эти импульсы представляют собой код"1" в слове единичных приращений.длякаждого мультиплексированного источ"ника контролируемого кода. При последовательном коде накопления единичных приращений его длительность ранна 45 периоду сигнала генератора 14, а расположен он в начале формирования адресов четных строк блока 13 оперативной памяти, т.е. в младшем разряде..формируемого кода. В рассматриваемом 50случае й= И;+,- Б; = О,т.е.эти импульсы не проходят через элемент И 5, поскольку на его первом входе присутствует потенциал логичес 55 кого нуля с выхода КБ-триггера 6, При этом на один вход сумматора 9 поступает сигнал логического нуля с выхода элемента И 5, а на другой входсумматора 9 при адресе, соответствую715752 щем накоплению приращений. (далее обоз" начим А - четные строки блока 13 оперативной памяти), также поступает сигнал. логического нуля с выхода бло 5 кй.13 оперативной памяти, записанный в его четных строках в первом цикле, подачей потенциала логического нуля на первый вход элемента И 11 (как описано выше), В результате на первом 10 входе элемента И-НЕ.8 присутствует по-. тенциал логического нуля с выхода переноса сумматора 9 (отсутствие переполнений), На выходе элемента И-НЕ 8 Формируется сигнал логической единицы. Этот сигнал через элемент ИЛИ-НЕ 1 Формирует на управляющем входе блока 2 оперативной памяти потенциал логического нуля. На установочном входе блока 2 оперативной памяти присутствует потенциал логического:нуля И ) "на Фиг. 4 в). Этот режим соответствует отсутствию записи "1" в соответствующие ячейки блока 2 оперативной памяти, в результате чего 25 счетчик 25 (Фиг. 3) счетного блока 3 остается в исходном состоянии. Момент окончания. контроля монотонности кодов определяется временем установления потенциала логической .единицы на выходе таймера 18 (С )на Фиг, 4 д), поступающего с десятого выхода блока 4. Неизменившийся потенциал логического нуля КЯ-триггера 27 счетного блока 3, .который поступает на первый управляющий выход устройства, свидетельствует о том, что по крайней мере один из контролирующих кодов не успел принять за установленное время контФроля все свои возможные значения. Для повторного запуска необходимоф вновь подать импульс на вход "Пуск" устройства.Следующий случай характеризуется . изменением монотонности контролируемых кодов каждого мультиплексирован-, "5ного источника с номинальной скоростью (И;- И; = Й). Работа устройства на интервале времени й. -(фиг. 4) в этом случае аналогична выше рассмотренному случаю при Д= 0, 50 Далее, при каждом сравнении значенийкодов Ю; и Мблок 7 вырабатывает имйульс внутри интервала времени передачи информационного кодового,слова (фиг. 4 г), поступающий на55 вход установки в "1" КВ-триггера Ь. Потенциал логической единицы с вымо" да КБ-трйггера 6 разрешает прохождение импульсов (кода "1") с выхода эле 23 8мента ИЛИ 23 блока 4 через элемент И 5 на второй информационный вход сумматора 9 во время Формирования на вторых входах блока 4 адреса А , Сумматор 9, открытый элемент И 11 И)переключатель 12 и четные строки бло" ка 13 оперативной памяти образуют накапливающий сумматор. Таким образом,в каждом последующем цикле работыустройства 1 -д + 1 в четных строках блока 13 оперативной памяти будетпроисходить увеличение на Д (в данном случае Д = 1) контрольного кодаприращения каждого контролируемогокода источников. Для обеспечения контроля приращения каждого отдельноконтролируемого кода КБ-триггер 6 устанавливается в исходное (нулевое)состояние сигналом с четвертого выхода, блока 4 (Фиг. 43). Обновлениеинформационных кодов в нечетных строках блока 13 оперативной памяти производится аналогично выше описанному(.Д = 0). По мере увеличения контрольных кодов единичных приращений в четных строках блока 13 оперативной памяти в моменты времени, определяемыеразрядностью этих кодов и интенсивностью их увеличения от цикла к цик-. лу контроля, на вьмоде переноса сумматора 9 появляются импульсы переноса с уровнем логической единицы. Эти импульсы являются внутренними сигналами переноса сумматора 9 из болеемладших в старшие разряды контрольного кода. Для выявления момента времени, соответствующего периоду монотонного изменения каждого информационного кода, необходимо выделить импульсы переноса сумматора 9, соответ" ствующие переполнению разрядной сетки 1-го контрольного кода (перенос из самого старшего их разряда за пре", делы слова контрольного кода), Эта операция осуществляется на элементе , И-НЕ 8 при совпадении импульса переноса сумматора 9 с контрольным импульсом переполнения (фиг 4 е) с выхода элемента ИЛИ 22 блока 4, Импульс переполнения контрольного кода 3-го источника уровнем логического нуля с выхода элемента И-НЕ 8 поступаетна вход элемента ИЛИ-НЕ 1, на другом входе которого присутствует потенциал логического нуля, (й ) е нафиг.4) Следовательно, при каждом переполнении разрядной сетки 1-го контрольного кода четных строк блока 13 оперативной памяти на управляющем входе11 157522 информационным входом блока сравне-ния, первый и второй выходы блока сравнения соответственно соединены ,с входом установки в "1" триггера и,шляется информационным выходом уст 5 родства, выход триггера соединен с первым входом первого элемента И, выход которого соединен с вторым информационным входом сумматора, выходы переноса и суммы которого соедине-, ны с первыми входами соответственно элемента И-НЕ и второго элемента И, , выход которого соединен с вторым информационным входом переключателя, выход элемента И-НЕ соединен с первым входом элемента ИЛИ-НК, второй вход которого соединен с первым.установочным входом счетного блока, входом . элемента НЕ и подключен к первому вы ходу блока синхронизации, выход элемента НЕ соединен с вторым входом элемента И, выход элемента ИЛИ-НЕ со. единен с управляющим входом первого блока памяти, выход которого соеди 3 12нен со счетным входом счетного блока,выход которого является первым управляющим выходом устРойства, первый ивторой входы блока синхронизации являются соответственно входами "Пуск"и синхронизации устройства, вторыевыходы блока синхронизации соединеныс соответствующими адресными входамипервого и второго блоков памяти, тре"тий - восьмой выходы блока синхронизации соединены соответственно с вто-рым входом первого элемента И, входом установки в "0" триггера, вторымвходом элемента И-НЕ, управляющим входом переключателя, управляющим входомблока сравнения и вторым установочнымвходом счетного блока, девятый выходблока синхронизации соединен с тактовыми входами сумматора, второго блока памяти, блока сравнения и является тактовым выходом, устройства, десятый выход блока синхронизации является вторым управляющим вьводом.устрой"ства.Составитель М.НикуленковТех е Л.Сердюкова 7 Тираж 439сударственного комитета по изобретени 113035, Москва, Ж, Раушска одпнсноем и открытиям приаб., д, 4/5