Устройство для декодирования импульсно-временных кодов

Номер патента: 1580565

Авторы: Лепехов, Надеев, Файзуллин, Феоктистов, Чабдаров

ZIP архив

Текст

) 4 ч,ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Н.Феоктистовллин ваВ ССР978. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР 2 1) 4476321/24-2422) 15.08.8846) 23.07.90. Бюл. Кф 271) Казанский авиационный инстм. А.Н.Туполева и Казанский насследовательский институт дироники72) Ш.М.Чабдаров, А.Ю(54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАН 1ИМПУЛЬСНО-ВРЕМЕННЫХ КОДОВ(57) Изобретение относится к вычислительной технике и может быть использовано в асинхронно-адресных системах передачи информации. Изобретение обеспечивает декодирование импульсно-временных кодов различнойструктуры, что расширяет область использования устройства. Устройстводля декодирования импульсно-временныхкодов содержит генератор 1 синхроим"пульсов, блок 2 памяти, регистр 3,сумматор 4, элемент И 5, формирователь б импульсов, коммутатор 7, генератор 8 импульсов адреса, элементы9 и 1 О памяти и распределитель 11 импульсов. 3 ил.30 Изобретение относится к вычислиЪтепьной технике и может быть использовано в асинхронно-адресных системах передачи информации.5Целью изобретения является расширение области использования устройства за счет обеспечения декодирования импульсно-временных кодов различной структуры. 1 ОНа фиг.1 представлена функциональная схема предлагаемого устройсМва, на фиг.2 - пример четырехимпульсного кода произвольной расстановки и соответствующие ему коды текЗщихадресов, формируемых генератордм импульсов адреса, на фиг.3 - временные диаграммы, характеризующие работу устройства при дешифрации четырехимпульсного кода произвольной 20 расстайовки.Устройство содержит генератор 1 синхроимпульсов, блок 2 памяти, регистр 3, сумматор 4, элемент И 5, формирователь 6 импульсов, коммута тор 7, .генератор 8 импульсов адреса, первый 9 и второй 10 элементы памяти и распределитель 11 импульсов. Устройство содержит также вход 12 и вЬпсод 13.Генератор 1 формирует синхронизпрующие импульсы определенной частоты. Распределитель 11 импульсов синхронизируется от генератора 1 и обеспечивает формирование следующихЗъ управляющих сигналов: тактовых импульсов (ТИ) для генераторов 8 (выод 1), сигналов управления входами (УВ) коммутатора 7 (выход 2); сигна 1 ов чтение/запись (ЧТ(ЗП) для блокапамяти (выход 3), синхроимпульсов (С) переписи информации в регистр 3 выход 4).Генератор 8 формирует счетную последовательность в-разрядных адресов. Двухвходовый коммутатор 7 предназначен для коммутации текущих и новых,адресов. Текущий адрес вырабатывается с выхода генератора 8, а новый адрес формируется на выходе сумматора 4. Блок. 2 памяти работает в режиме непрерывного чтения - записи информации, поступающей с выхода элемента 10. Регистр 3. обеспечивает хранение (в течение периода ТИ) ин 55 формации, считанной из блока 2 памя" ти. Элемент 10 выполняет функцию хранения образа передаваемого импульсно-временного кода (ИВК), т.е. хранит выбор чисел, эквивалентныхвременной расстановке импульсов висходном п"импульсном коде. Элемент10 (являющийся постоянным запоминающим устройством - ПЗУ) выполняетфункцию накопителя единиц н разрядахвыходного кода, передаваемого навход блока 2 памяти по мере поступления сигналов ИВК на вход 12 формирователя 6, Сумматор 4 выполняет суммирование текущего адреса и числа,формируемого элементом 9 (являющимсяПЗУ), образуя таким образом новыйадрес. Формирователь 6 срабатываетна приход сигналов ИВК и формируетпо мере их поступления на своем выходе высокий (единичный) уровень, который удерживается в течение одногопериода ТИ. Элемент И 5 по мере поступления всех сигналов ИВК сигнализирует об окончании приема.Устройство работает следующим образом.Генератор 8 под управлением распределителя 11 импульсов последовательно формирует ш-разрядные текущиеадреса, которые через информационныйвход коммутатора 7 поступают на адресный вход блока 2 памяти. Отсутствие сигнала на входе формирователяб и соответственно отсутствие сигнала высокого уровня (единичного) на(д+1)-х входах элементов 9 и 10 приводит к тому, что указанные элементыформируют коды логических нулей (нулевой код). Блок 2 памяти записываетпо текущему адресу нулевой код, поступающий с выхода элемента 10, считывает его на выход и через регистр3 под управлением распределителя 11импульсов передает на адресный входэлемента 9, который также выдаетнулевой код. Сумматор 4, суммируякод текущего адреса.и нулевой код,получает вновь код текущего адресаи передает его через коммутатор 7 наадресный вход блока 2 памяти, который по данному адресу записываетвновь нулевой код. Генератор 8 вырабатывает следующий текущий адрес, иработа устройства циклически повторяется,Поступление первого импульса а-импульсного кода на вход формирователя6 приводит к появлению сигнала высокого уровня на (1+1)-х входах элементов 9 и 10 и к тому, что элемент 9формирует на своем выходе код, экви51 О 15 20 30 35 40 55 5 158 валентный количеству ТИ до следующего импульса ИВК, а элемент 10 формирует код, у которого в ипадшем разряде находится логическая единица (осу" ществилось первое накопление логической единицы). Сумматор 4 осуществляет суммирование кода текущего адреса и кода числа, находящегося на выходе элемента 9 и передает результат суммирования, т.е. новый адрес, через информационный вход коммутатора 7 на адресный вход блока 2 памяти. Последний по новому адресу записывает код с логической единицей в младшем разряде, находящийся на выходе элемента 10. Таким образом, информация о приеме в устройство первого импульса ИВК записывается по тому адресу, по которому ожидается приход второго импульса ИВК, причем акт приема импульса ИВК происходит в течение одного периода ТИ, После акта/приема первого импульса генератор 8 вырабатывает следующий текущий адрес, и работа устройства продолжается аналогично в ожидании следующего импульса ИВК.После того, как устройством принято (и) импульсов ИВК, на выходе регистра 3 вмомент прихода последнего п-го импульса появляется код, содержащий во всех разрядах логические единицы. Этот единичный код и единичный уровень с выхода формирователя 6 подаются соответственно на входы элемента И 5, что приводит к его срабатыванию и выдаче на выход устройства сигнала о приеме ИВК.Рассмотрим работу устройства при приеме 4-импульсного кода (фиг.2 и 3).Генератор 1 Формирует последовательность синхроимпульсов определенной частоты (фиг.З,а). Распределитель 11 импульсов вырабатывает четыре вида сигналов (ТИ, УВ, ЧТ/ЗП, С), синхронизирующих и управляющих устройством (фиг.З,б, в, г, д). Генератор 8 работает в счетном режиме, последовательно формируя ш-разрядные двоичные коды - текущие адреса (Фиг.З,е), которые одновременно подаются на информационный вход коммутатора 7 и информационный вход сумматора 4. При этом на входе коммутатора 7 держится. низкий уровень в течение половины периода ТИ (фиг.З,в), и текущий адрес с выхода генератора 8 (фиг.З,е) передается через коммутатор0565б 7 на адресный вход блока 2 памяти(фиг.З,ж). Так как состояние входаблока 2 памяти (фиг.З,г) в данный момент соответствует режиму чтения,происходят считывание по текущему адресу информации из блока 2 памяти(фиг.З,з) и занесение ее в регистр 3по сигналу с (фиг.З,д). Так как вразряды всех ячеек блока 2 памяти предварительно записаны логические.нули, то в регистр 3 заносится нулевой код и удерживается на его выходедо прихода следующего импульса С(фиг.З,и). Далее нулевой код с выхода регистра 3 одновременно поступаетна первые (д) адресные входы элементов 9 и 10, которые запрограммированы так, что при отсутствии единичного уровня на (д+1)-х входах независи мо от кода на других д-х входах ониФормируют на своих выходах нулевой код. Кроме нулевых кодов, в элементе 9 записаны числа ( в двоичном коде),эквивалентные временной расстановкеимпульсов в ИВК, и количественно этичисла равны количеству ТИ, расположенных между импульсами ИВК. Доступ к этим числам осуществляется при подаче на (д+1)-й вход элемента 9 единичного уровня с выхода Формирователя 6. В элементе 10 аналогично, кроменулевых кодов, записаны числа (в двоичном коде) так, что по мере поступления сигналов ИВК на вход Формирова"теля 6, а соответственно при подачеединичного уровня на (д+1)-й входэлемент 10 выдает коды, в которыхпроисходит добавление логической единицы в .каждый последующий разряд выходного кода.Таким образом, элемент 9 выдает нулевой код (фиг.З,м), которыи подается на информационный вход сумматора 4 и суммируется с кодом текущего адреса, поступившего на информационный вход с выхода генератора 8 (Фиг.З,н). В частности, в данном примере показан текущий адрес 0010 (фиг.З,е), который суммируется с нулевым кодом 0000элемента 9 (фиг,З,м) и образует тот.же код текущего адреса 0010 (фиг.З,н).Этот текущий адрес с выхода сумматора4 подается на информационный входкоммутатора 7, состояние сигнала УВна входе коммутатора 7 меняется напротивоположное (фиг.З,в) и данный(текущий) адрес проходит через ком 1580565мутатор 7 (фиг.З,ж) на адресный входблока 2 памяти. Элемент 10 одновременно с элементом 9 выдает нулевойкод (Фиг.З,л), который подается наинформационный вход блока 2 памяти.Подается сигнал записи ЗП на входблока 2 памяти (фиг.З,г) и нулевойкод по текущему адресу 0010 заносит.;ся в блок 2 памяти (фиг.З,з). Сигнал 10,.записи снимается и нулевой код изблока 2 памяти считывается на выход,3 по сигналу С. Затем подается следующий ТИ, по которому генератор 8 15выдает следующий 0011 адрес, и устройство отрабатывает указанную последовательность действий,Последовательность действий при, поступлении импульсного кода на вход 2012 следующая. Импульсы 4-импульсного. кода (фиг.2,в) попадают на адреса 3(10001) (фиг,2,б), которые формируются генератором 8, а количество импульсов ТИ (Фиг,2,а) между первым ивторым импульсами ИВК равно семи,между вторым и третьим - трем, междутретьим и четвертым - четырем ТИ. Нафиг.2,г показаны срабатывание формирователя 6 на приход импульсов ИВК иформирование единичного уровня в течение одного периода ТИ. Приход первого импульса ИВК на формировательб приводит к появлению на его выходеединичного уровня (фиг.З,к), которыйподается одновременно на (х+1)-е входы,элементов 9 и 10. В этот же моментвремени генератор 8 адреса (фиг.З,е)Формирует очередной адрес (0011), который проходит через кожутатор 7 наадресные входы блока 2 памяти, и нулевой код с выхода блока 2 памяти посигналу С (фиг.З,д) заносится в регистр 3. С выхода регистра 3 нулевой 45код подается одновременно на -е адресные входы элементов 9 и 10. Таккак в данный момент на (х+1)-х входахэлементов 9 и 10 присутствует ужеединичный уровень, элемент 9 выдаеткод, равный количеству ТИ между первым и вторым импульсами ИВК, т.е. код0111 (фиг.З,м), а элемент 10 выдаеткод, в младшем разряде которого при-сутствует.логическая единица, т.е код 550001 (фиг.З,д)далее код текущего адреса 0011(Фиг.З,е) складывается на сумматоре 4 с выданным кодом элемента 9 0111, образуя новый код адреса 1010 (фиг.З,н). Этот новый адрес с выхода сумматора 4 подается на информационный вход коммутатора 7 и по сигналу УВ (Фиг,З,в) передается на адресный вход блока 2 памяти (фиг3,ж). Подается сигнал записи на вход блока 2 памяти (Фиг.З,г), и код 0001, поданный с выхода элемента 10 на информационный вход, записывается в блок 2 памяти.Таким образом, информация о приходе первого импульса ИВК Фиксируется в блоке в блоке 2 памяти по адресу, по которому ожидается приход второго импульса ИВК. Весь акт приема импульса и фиксация его по адресу ожидаемого следующего импульса ИВК осуществляется в пределах одного периода ТИ. Далее генератор 8 продолжает Формировать текущие адреса (фиг.З,е), приближаясь к ожидаемому" адресу 1010, Когда приходит второй импульс ИВК, текущим адресом генератора 8 является соответственно адрес 1010. формирователь 6 срабатывает, на (1+1)-х входах элементов 9 и 10 появляется единичный уровень и в пределах одного периода ТИ осуществляется вся последовательность действий, указанная при приеме первого импульса,.кроме того, что элемент 9 выдает код 0011 (Фиг.З,м), равный количеству ТИ между вторым и третьим импульсами ИВК, а элемент 10 выдает код 0011 (фиг.З,л), т.е. добавляется еще одна логическая единица в следующий разряд. Сумматор 4 суммирует текущий код адреса 10 10 (фиг.З,е) и код 0011 (Фиг,З,м), образуя новый адрес 1011 (фиг.З,н)Этот адрес приходит .через коммутатор 7 на адресный вход блока 2 памяти, и информация 0011 свыхода элемента 10 записывается в блок 2 памяти (фиг.З,д), Информация о приходе второго импульса ИВК, таким образом, зафиксирована в блоке 2 памяти по адресу, по которому ожидается приход третьего импульса.Так устройство постепенно принимает и Фиксирует" все импульсы ИВК, кроме последнего. По достижении адреса (10001), по которому ожидается приход последнего импульса, блок 2 памяти выдает единичный код,(так как во всех разрядах выходного кода элемента 10 к этому времени происходитнакопление единиц). Этот единичный код по сигналу С заносится в регистр 3 и подается на 1-входы элемента И 5 на (х+1)-ом входе которого держит5 ся единичный уровень с выхода форми" рователя 6 (так как пришел последний импульс ИВК). Элемент И 5 срабатывает и выдает на выход устройства сигнал, свидетельствующий об окон О чании приема ИВК.Формула изобретенияУстройство для декодирования импульсно-временных кодов, содержащее генератор синхроимпульсов, блок памяти, выход которого соединен с первым входом регистра, сумматор и элемент И, выход которого является выхо О дом усгройства, о т л и ч а ю щ е - е с я тем, что, с целью расширения области использования устройства за счет обеспечения декодирования импульсно-временных кодов различной 25 структуры, в устройство введены формирователь импульсов, коммутатор, ге- нератФ импульсов адреса, элементы памяти и распределитель импульсов,первый, второйтретий и четвертыйвыходы которого соединены соответственно с входом генератора импульсов адреса, с первым входом коммутатора, с первым входом блока памятии с вторым входом регистра, выходгенератора импульсов адреса соединенс вторым входом коммутатора и с первым входом сумматора, выход которого соединен с третьим входом коммутатора, выход которого соединен свторым входом блока памяти, выходрегистра соединен с первыми входамипервого и второго элементов памятин с первым, входом элемента И, выходпервого элемента памяти соединен свторым входом сумматора, выход второго элемента памяти соединен с третьим входом блока памяти, выход формирователя импульсов соединен с вторыми входами первого и второго элементов памяти и с вторым входом элемента И, выход генератора синхроимпульсов соединен с входом распределителя импульсов, вход формирователяимпульсов является входом устройства.(00+ОЮв (О(0)Составитель Б.Ходоведактор И.Горная Техред Л.Сврдюкова КорректсЗаказ 2023 Тираж 664 ПодписноеВНИИПИ Государственного комитета по изобретениям н открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб д, 4/5Производственно-издательский комбинат "Патентжгород, ул, Гагарина

Смотреть

Заявка

4476321, 15.08.1988

КАЗАНСКИЙ АВИАЦИОННЫЙ ИНСТИТУТ ИМ. А. Н. ТУПОЛЕВА, КАЗАНСКИЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ РАДИОЭЛЕКТРОНИКИ

ЧАБДАРОВ ШАМИЛЬ МИДХАТОВИЧ, ФЕОКТИСТОВ АНАТОЛИЙ ЮРЬЕВИЧ, ЛЕПЕХОВ ВЛАДИМИР АНАТОЛЬЕВИЧ, ФАЙЗУЛЛИН РАШИД РОБЕРТОВИЧ, НАДЕЕВ АДЕЛЬ ФИРАДОВИЧ

МПК / Метки

МПК: H03M 7/22

Метки: декодирования, импульсно-временных, кодов

Опубликовано: 23.07.1990

Код ссылки

<a href="https://patents.su/6-1580565-ustrojjstvo-dlya-dekodirovaniya-impulsno-vremennykh-kodov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для декодирования импульсно-временных кодов</a>

Похожие патенты