Устройство для обнаружения ошибок при передаче кодов

(51)5 0 06 Р 11/О ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМ ИДЕТЕЛ ЬСТВУ(54) УСТРОЙСТВО ДЛЯ ОбНАРУЖЕНИЯОШИБОК ПРИ ПЕРЕДАЧЕ КОДОВ 24-24 сится и мож Карпонко.А,С конт йств кцио путе ство СССР(57) Изобретение отнчислительной техникезовэно в системахвычислительных устрния - расширение фунностей устройства к цифровои выет быть испольоля цифровых Цель изобретеальныхвозможвозможности контроля коммутирующих устройств. Устройство содержит входной регистр 1, регистр 2 контрольных разрядов, блок 3 управления параллельной записью, блоки 4 и 5 контроля по модулю два, дешифратор 6, элементы ИЛИ 71-7 п, выходные регистры 81 - 8 П, триггеры 91-9 п, блоки 101-10 о контроля на четность, блок 11 формирования сигнала ошибки, вход 12 информации устройства, выход 13 строба устройства, вход 14 контрольных разрядов устройства, выходы 151 - 15 П информации и выход 16 сигнала ошибки устройства, первая 17 и вторая 23 группы мультиплексоров, п+1)-й элемент ИЛИ 18, формирователь 19 импульсов, группы 201-20 П элементов И, группа 21 узлов коммутации, группа 22 формирователей импульсов, группа 24 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И 25, 26 и 29, блок 27 индикации, генератор 28 импульсов, счетчик30. С помощью двух групп 17 и 23 мультиплексоров на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ . группы 24 осуществляется сравнение содержимого выходных регистров 81-8 п, управляющего работой узлов коммутации группы 21, с сигналами на выходах этих узлов. Таким образом контролируется работа узлов коммутации группы 21. 1 ил,5 10 15 20 25 30 40 Изобретение относится к цифровой вычислительной технике, может быть исполь зовано в системах контроля цифровыхвычислительных устройств и является усовершенствованием изобретения по авт.св.М 1091211,Цель изобретения - расширение функциональных возможностей устройства путем обеспечения возможности контролякоммути рующих устройств,На чертеже показана функциональнаясхема устройства,Устройство содержит входной регистр1, регистр 2 контрольных разрядов, блок 3; 4 - 5 контроля по модулю два, дешифратор 6,, элементы ИЛИ 71 - 7 п, выходные регистры81 - 8 п, триггеры 91 - 9 п, блоки 101 - 10 п конт, роля на четность, блок 11 формированиясигнала ошибки, вход 12 информации уст ройства, вход 13 строба устройства, вход 14контрольных разрядов устройства, выходы151 - 15 П информации и выход 16 сигналаошибки устройства, первую группу 17 мультиплексоров, (и+1)-й элемент ИЛИ 18, формирователь 9 импульсов, группы 201-20 лэлементов И, группу 21 узлов коммутации,группу 22 формирователей импульсов, вторую группу 23 мультиплексоров, группу 24элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый25 и второй 26 элементы И, блок 27 индикации, генератор 28 импульсов, третий элемент И 29, счетчик 30, установочный вход 31устройства, группу 32 информационныхвходов устройства, выход 33 неисправностиузлов коммутации устройства,Устройство работает следующим образом.Формирователь 19 предназначен дляформирования сигнала запрета, которыйзапрещает работу схемы контроля на времяпереходных процессов при включении или выключении коммутационных элементов, Формирователь 19 может быть построен, например, на одновибраторе 155 АГ 1. В исходное состояние устройство приводится. после подачи сигнала "Сброс" на установочный вход 31. При этом сигнал "Сброс" с выхода блока 3 управления параллельной записи обнуляет входной регистр 2 контрольных разрядов через элементы ИЛИ 71 - 7, выходные регистры 81 - 8 п и триггеры 91 - 9 п, а также узлы коммутации группы 21, Одновременно сигнал "Сброс" через элемент ИЛИ 18 поступает на формирователь 19 импульсов, который обеспечивает расширение стробирующего сигнала на время срабатывания коммутационных элементов в узлах коммутации группы 21. С выхода формирователя 19 сигнал поступает на установочный вход счетчика 30 и на вход элемента И 26, блокируя выдачу сигнала неисправности на выход 33 устройства и опрос мультиплексоров первой 17 и второй 23 групп на время срабатывания коммутационных элементов,После окончания действия сигнала с формирователя 19 с генератора 28 через элемент И 29 на счетчик 30 начинают поступать счетные импульсы. С выхода счетчика 30 сигналы поступают на управляющие вхо-. ды мультиплексоров групп 17 и 23 Мультиплексоры первой 17 и второй 23 групп работают параллельно, При изменении кода на выходе счетчика 30 мультиплексоры 171 - 17 л и 231 - 23 л первой и второй групп последовательно-попарно подключают разряды выходов регистров 81 - 8, и выходов соответствующих формирователей 221 - 22 п импульсов группы к входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 24. Сравнение выходных сигналов обеих групп мультиплексоров происходит попарно, т.е. сравниваются выходные сигналы мульти 161572350 55 плЕксоРов 171, 231-17, и 23 п пеРвой и второй групп соответственно.Следовательно, каждая пара мультиплексоров опрашивает соответствующиеразряды выходов регистров 81-Зп и выходовформирователей импульсов группы 22122 п, на выходах которых при нормальнойработе должна присутствоватьодинаковаяинформация,После окончания одного цикла счетасчетчик 30 обнуляется, и цикл повторяется,Таким образом, контроль осуществляетсянепрерывно до поступления сигналов на установочный вход 31 устройства, вход 13строба устройства или сигнала ошибки свыхода элемента И 26, Сигнал на выходе 33устройства формируется в том случае, еслина входах одного или нескольких элементовИСКЛЮЧАЮЩЕЕ ИЛИ группы 241 - 24 п будет присутствовать информация различныхуровней, Сигнал неисправности поступаетна выход 33 устройства, на элемент И 29 ина блок 27 индикации. При поступлении навход элемента И 29 сигнала с выхода элемента И 26 запрещается прохождение сигналов с генератора 28 на счетчик 30.С выхода счетчика 30, а также с выходовэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы241 - 24 п сигналы поступают на блок 27 индикации, где происходит определение отказавшего элемента. Информация со счетчика30 указывает на номер отказавшего коммутационного элемента, а информация с выходовэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы241 - 24 п - на номер узла коммутации.Информация с входа 12 информации ивхода 14 контрольных разрядов устройствапринимается в регистр 1 и регистр 2 постробу, поступающему с входа 13 устройства. Состояние регистра 1 контролируетсяблоками 4 - 5 контроля по модулю два, Каждый из блоков 4-и 5 контролирует один байтинформации, причем каждый байт информации поступает в сопровождении своегоконтрольного разряда, который из регистра2 подается на соответствующие блоки 4 и 5,При правильном приеме информации в регистр 1 на выходе блоков 4 и 5 сигнал ошибки не выдается. При возникновении ошибки. на выходах блоков 4 и 5 сигнал ошибкипоступает в блок 11 формирования сигналаошибки. С выхода регистра 1 первый байтинформации поступает на информационное входы регистров 81 - 8 п.Контрольный разряд первого байта информации из регистра 2 поступает на триггеры 91 - 9 п. Второй байт информации изрегистра 1 поступает на дешифратор 6, причем на информационные входы дешифратора 6 может поступать как весь байт 10 15 20 25 30 35 40 информации, так и часть его (в зависимости . от количества регистров 81 - 8 п). Максимально дешифратор 6, управляемый одним байтом информации, может обеспечивать управление 256 регистрами. Запись информации в регистры 81 - 8, и контрольных разрядов в триггеры 91-9 п может осуществляться последовательно при адресном режиме и параллельно при обнулении УстРойства. Элементы ИЛИ 71 - 7 п предназначены для обеспечения возможности управления последовательной записью дешифратором 6 и обнуления регистров 81 - 8 п путем параллельной записи нулей во все регистры при поступлении управляющего сигнала через блок 3 параллельной записи.При записи информации с входа 12 устройства в регистр 1 первый байт информации в сопровождении контрольного разряда, записанного в регистр 2, поступает в блок 4 контроля по модулю два и на информаЦионные вхоДы РегистРов 81 - 8 п ВтоРой байт информации в сопровождении контрольного разряда поступает в блок 5 контроля по модулю два и дешифратор 6. В зависимости от информации, поступившей во второй байт, возбуждается соответствующий выход дешифратора 6, и управляющий сигнал через соответствующий элемент ИЛИ 71 - 7 п ПОСтуПаЕт На уПраВЛяЮщИЕ ВХО- ды одного из регистров 81 - 8 п и триггеров 91 - 9 п, при этом первый байт информации и его контрольный разряд записываются водин из регистров 81 - 8 п и один из триггеров 91-9 п,Информация в каждый из регистров 81 - 8 п и триггеров 91 - 9 п может записываться в любой последовательности, определяемой алгоритмом и информацией, выдаваемой на вход 12 информации устройства.С выходов регистров 81-8 п информация поступает на входы соответствующих блоков 101 - 10 п контроля на четность, на вторые входы которых поступает информация с триггеров 91 - 9 п. Блоки 101 - 10 п осуществляют постоянный контроль за информацией, присутствующей на выходах соответствующих регистров 81-8 п и триггера 91 - 9 п. В случае возникновения ошибки в одном или нескольких регистрах 81-8 п блоки 101-10 п формируют сигналы ошибки,С выхода блоков 101 - 10 п сигналы ошибки поступают на вторые входы соответству- ЮщИХ ЭЛЕМЕНТОВ ГруПП 201 - 20 п, тЕМ СаМЫМ отключая коммутационные элементы в соответствующих узлах 211 - 21 п коммутации группы, а также поступают на блок 11 формирования сигнала ошибки, и на выходе 16 сигнала ошибки устройства формируется сигнал ошибки, С выхода регистров 81 - 8 пЗаказ 3988 Тираж 569 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035,москва,Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 информация поступает на первые входы элементов И групп 201 - 20 П и далее на коммутационные элементы узлов коммутации группы 211 - 21 п.В зависимости от информации, выдаваемой с блоков регистров 81 - 8 п, в узлах группы 211-21 п включаются соответствующие коммутационные элементы и сигнаг ы с входов группы 321 - 32 п устройства поступают на формирователи группы 221 - 22 п, где преобразуются в сигналы логического уровня, С выхода формирователей группы 221 - 22 П сигналы поступают на входы мультиплексоров второй группы 231 - 23 п. По сигналу на входе 13 строба устройства сигнал с выхода формирователя 19 на время срабатывания коммутационных элементов блокирует работу схемы опроса состояний коммутационных элементов, После срабатывания коммутационных элементрв сигнал блокировки снимается и начинается работасхемы опроса аналогично, как было описано при поступлении сигнала на установочный вход 31 устройства.Формула изобретения Устройство для обнаружения ошибок п рипередаче кодов по авт.св, М. 109121;, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения возможности контроля коммутирующих узлов, в него введены (и+1)-й элемент ИЛИ, формирователь импульсов, генератор тактовых импульсов, три элемента И, счетчик, блок индикации, две группы мультиплексоров, группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, и групп элементов И, группа узлов коммутации и группа формирователей импульсов, причем разряды выхода каждого 1-го выходного регистра соединены с соответствующими разрядами информационного вхо да 1-го мультиплексора первой группы ипервыми входами соответствующих элементов И 1-й группы (1 Яи, и - число выходных разрядов), выход каждого 1-го блока контро 5 10 15 20 25 30 35 40 ля на четкость соединен с вторыми входами всех элементов И -й группы, выходы которых соединены с соответствующими управляющими входами 1-го узла коммутации группы, информационный выход которого соединен с входом -го формирователя импульсов группы, разряды выхода каждого формирователя импульсов группь соединены с соответствующими разрядами информационного входа соответствующего мультиплексора второй группы, выходы 1-х мультиплексоров первой и второй групп соединены соответственно с первым и вторым входами 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выход которого соединен с соответствующим входом первого элемента И и соответствующим разрядом информационного входа блока индикации выход первого элемента И соединен с первым входом второго элемента И, выход которого является выходом неисправности узлов коммутации устройства и соединен с тактовым входом блока индикации и первым вхо-. дом третьего элемента И, выход которого соединен со счетным входом счетчика, информационный выход которого соединен с адресными входами блока индикации и мультиплексоров первой и второй групп, выход; енератора тактовых импульсов соединен с вторым входом третьего элемента И, вход строба устройства подключен к первому входу (и+1)-го элемента ИЛИ, выход которого через формирователь импульсов соединен с установочным входом счетчика и вторым входом второго элемента И, выход блока управления параллельной записью соединен с установочными входами входного регистра и регистра контрольных разрядов и вторым входом (и+1)-го элемента ИЛИ, информационные входы узлов коммутации групп образуют группу информационных входов устройства, установочный вход блока управления параллельной записи является установочным входом устройства.