Устройство для кодирования циклических кодов

Изобретение относится к вычисли тельной технике и может быть использовано в системах хранения и обработки цифровой информации. Цель изобретения - упрощение уст 5 ройства и повьппение достоверности его работы за счет аппаратного контроля правильности его функционирования. На фиг, 1 изображена Функциональ 1 О ; ная схема устройства; на фиг, 2 и 3 - ,примеры выполнения соответственно преобразователей кода и соединителя,Устройство содержит буферные регистры 1 числом К (К - количество 15 ,контрольных символов в кодовом слове циклического кода), К блоков 2 сумма ,торов по модулю два, К преобразователей 3 кода, первый и второй блоки 4 и и 5, элементов И, К + .2 блоков 6 свертки по модулю два, соединитель 7, первый - третий сумматоры 8-10 по модулю два и первый и .второй триггеры11 и 12, На фиг. 1 обозначены информационные входы 13, первый и второй 25 управляющие входы 14 и 15, тактовый вход 16, установочный вход 17, первый и второй выходы 18 и 19.Принцип аппаратного контроля устройства для кодирования (кодера) ос нован на методе предсказания следующего состояния содержимого регистров 1,1 - 1.К по четности (по модулю два), зная алгебраические правила Функционирования кодера. Кодер циклического кода (фиг, 1) построен по схеме деления на порождающий многочлен (х). содержимое регистров 1.1, 1,2 1,(К), 1,К в -м такте обозначим Определим содержимое регистров 1,1, 1.2 .1.(К), 1.К в (1+1)-м такте, зная алгебраические правила функционирования кодера, как следующее."+1 н) (К, = Кк 1+ КкКкКм) К)+ К К К" К ф )50 где А - символ на информационном входе 13 в 1-м такте; К8., Кк 1, 8- коэффициенты соответственно при о к-я к.( х ,хх ,х55 в порождающем мно- гочлене к КмД(х)=х + вакх + Кк(х +е+Кх+К 1(2)УКС(+)(КК к к кЧетность содержимого всех регистров 1.1, 1,21.(К), 1.К определяется по следующей Формуле:к+ УК,+К(3) К - обозначение суммирования по модулю два. где 1)Подставляя в (3) вместо К их вы.) ражения из системы формул (2), раскрывая скобки и изменяя порядок суммирования в последнем члене, получим , Ъ К = )ь А + , йр К. ++ Ж (К Е К )(4)ккПоразрядную сумму , д. можно1 представить соответствующим элеменКтом Р. = 7. я. конечного .поля ГалуаР ( 1СР(д)п), Таким образом, четность содержимого регистров 1.1,1,2. 1,К), 1.К в (+1)-м такте будет определяться по следующей формуле:к(5;) Блок 6. (К+1) свертки по модулю два6)реализует Х А , блоки 6. 1-6.(К) реализуют соответственно К - фК1 Кв д-м такте, соединитель 7 и блок 6,(К+2) реализуют ,В(К. 8 р), перциклического кода, которые являются элементами конечного поля Галуа СР ( ьъ)Используя систему формул (1),определим свертку по модулю два содержимого регистров 1,1, 1.21.(К), 1.К в (д+1)-м такте ( Я - условное обозначение свертки по модулю два зна,чений двоичных разрядов элемента поля):)а 16.К свертки по модулю два реализуют51 Е 1соответственно 3 Р К - фК в (д+1)-мтакте, второй сумматор 9 реализует)а 1 1 ОПриведем описание работы устройства для кодирования;. циклических кодов на примере схемы кодера кодов Рида - Соломона с порождающим многочленом 8(х)=(х+с)(х+сг") (х+)(ХМ"),)+К- ЕГ+К- ЭЛЕМЕНТЫ кОНЕЧНоГОполя Галуа СГ(2 .)характеристики два(гБ 0,1,22 -2)Устройство работает следующим образом,Перед началом работы кодера первый и второй триггеры 11 и 12 по сигналу, поступающему на установочныйвход 17, устанавливаются в нулевоесостояние,Каждый цикл работы кодера состоитиз п тактов, где .и - длина кодовогокода в символах. Первые и-К тактовцикла первый блок 4 элементов И согласно сигналу, поступающему на первый управляющий вход 14, открыт, иинформационные символы 1 А )(3.=1, 35и-К) кодового слова, поступающие наинформационные входы 13, проходятчерез первый блок 4 элементов И.В последующих К тактах цикла первый блок 4 элементов И закрыт (отсутствует сигнал на первом управляющемвходе 14). Первые К тактов цикла второй блок элементов И закрыт (отсутствует сигнал на втором управляющемвходе 15) и обратная связь кодера не 45работает. В этих К тактах осуществля"ется процесс загрузки и выгрузки регистров 1.1 - 1.К кодера. При этомрегистры 1,1 - 1.К последовательно потактовым сигналам, поступающим на тактозый вход 16, заносятся первые К информационных символов, поступающие наинформационные входы 13 в данном цикле, а на первые выходы 18 последовательно поступают К контрольных символов предыдущего кодового слова, полученных в предыдущем цикле работы кодера. По окончании данных К тактов второй блок 5 элементов И замыкается, В 976течение последующих и-К тактов в схеме кодера выполняется вычисление контрольных символов кодового слова по поступающим в данном цикле на входы 13информационным символам. При этом первые из них, иК тактов первый блок4 элементов И открыт, а остальные Ктактов закрыт,В -м (=1,п) такте работы кодерана выходы блока 4 поступает очередной символ А . С помощью первого -Н)К-го преобразователей 3.1 - З.К кода,первого - К-го блоков 2,1 - 2.К .сумматоров по модулю два выполняется оч;редной шаг деления на порождающий мк.:гочлен 8(х) Преобразователи 3.1,3.23,(К), З.К кода символовреализуют процедуру умножения содержимого К-го регистра на постоянныемножители соответственно 8 1,8,Иа информационных входахК 1 Крегистров 1,1-1.К формируется информация о следующем состоянии этих регистров, исходя из формулы (1). С помощьюблоков 6.1 - 6.(К), 6.(К+1), 6.(К;свертки по модулю два и соединителяна выходе первого сумматора 8 формируется сигнал четности следующего сстояния содержимого регистров 1. 1-1.Ксогласно правой части формулы (5)По окончании -го такта по тактовомусигналу, поступающему на тактовыйвход 16, сигнал четности с выхода первого сумматора 8 запоминается в первом триггере 11, а информация с выхо"дов блоков 2,1-2,К переписывается врегистры 1.1 - 1.К.В следующем (+1)-м такте с помощью блоков 6.1 - 6.К свертки по модулю два на выходе второго сумматора 9 формируется сигнал четности содерзимого регистров 1,1 - 1 К согласно левой части формулы (5). Сформированный с помощью этих блоков сигнал четности сравнивается путем суммирования по модулю два в третьем сумматоре 10 с ранее сформированным в д-м . такте сигналом четности, хранящемся в первом триггере 11. Если данные два сигнала четности различны, то на выкоде третьего сумматора 10 формируется сигнал сбоя, который по окончании Я+1)-го такта по тактовому сигналу, поступающему на тактовый вход 16, запоминается во.втором триггере 12. Одновременно в (+1)-м такте формируется с помощью блоков 6.1 - 6,(К), 6.(К+1), 6.(К+2) свертки по модулюдва, соединителя 7 и первого сумматора 8 сигнал четности следующего состояния регистров 1.1 - 1.К, которыйо тактовому сигналу, поступающему на5актовый вход 16, запоминается в пером триггере 11. На информационныхходах регистров 1.1 - 1,К формируетя информация о следующем состояниитих регистров аналогично, как в х-макте, и т.д, Сигнал сбоя, если сбойел место, с выхода второго триггера2 передается на второй выход 19 коера,Рассмотрим пример для случая К = 415конечного поля Галуа СР(2 ), образованного неприводимым многочленом Х +Ф+ ,в(к," ы"),Для этого примера преобразователи3.1 - 3.4 кода символов (фиг, 2) выполнены на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ,20 а Указанное выполнение этих преоб 30разователей обеспечивает умножениевходного кода символов на постоянныекоэффициенты о(", Ыз, о(, с(1 в полеГалуа СР(2 ).Соединитель 7 представляет собой 35фиктивный блок - это жесткое проводниковое соединение, Приведем схемусоединений в соединителе 7 для конкретного примера. Обозначим информацию, поступающую в х-м такте на входблока 7, которая является содержимымК-го регистра и может быть представлена в виде элемента конечного поляГалуа СР(2 ), следующим вектором45а(;) К- а,а50Выполняя умножение в конечном поле Гапуа СР(2 ) вектора К " ,на постоянный коэффициент Ы ф, получим следующее выражение аэ+ а 2+ а 1+ аОЯ и а,+ а,+ а,К Ык а,+а,аз+ а+ а,(6) Определим свертку по модулю двавыражения (6):(КЫ)=(а +а. +а,+а,)+(а +а,+а,)+ +(а, +а,)+(а +а+а,)=а +а,Таким образом, для конкретного примера (фиг. 3) лишь вторая и четвертая линии а, а, из общего числа четырех линий входа блока 7 соединены с двумя линиями выхода этого же блока 7Устройство позволяет повысить достоверность работы устройства для кодирования циклических кодов и уменьшить объем его оборудования за счет проверки в каждом такте правильности функционирования данного устройства путем предсказания по четности следующего состояния содержимого регистров этого устройства,формула изобретенияУстройство для кодирования цикли ческих кодов, содержащее первый блок элементов И, информационные входы которого являются информационными входами устройства, первый - К-й буферные регистры (К - число контрольных символов в кодовом слове циклического кода), выходы К-го буферного регистра соединены с информационными входами второго блока элементов И и являются первыми выходами устройства, выходы второго блока элементов И подключены к входам первого - К-го преобразователей кода, выходы которых соединены с первыми входами одноименных блоков сумматоров по модулю два, выходы которых подключены к информационным входам одноименных буферных регистров, тактовые входы которых объединены и являются тактовым входом устройства, управляющие входы первого и второго блоков элементов И являются соответственно первым и вторым управляющими входами устройства, выходы первого блока элементов И и первого - (К)-го буферных регистров подключены к втораи входам соответственно первого - К-го блоков сумматоров по модулю два, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности в работе устройства за счет обеспечения аппаратного контроля правильности его функционирования, в устройство введены блоки свертки по модулю два, соединитель, первый - третий сумматоры по модулю два и первый и второй триг1569997 ф ф геры, установочные входы которых объединены и являются установочным входомустройства, тактовые входы триггеровобъединены и подключены к тактовомувходу устройства, входы первого(К+1)-го блоков свертки по модулю дваподключены к выходам соответственнопервого - К-го буферных регистров ипервого блока элементов И, входы и выОходы соединителя подключены соответственно к выходам второго блока элементов И и входам (К+2)-го блока сверткипо модулю два, выходы первого - (К)го блоков свертки по модулю два соеди иены с .соответствующими входами первого и второго сумматоров по модулю два, выходы которых подключены соответственно к информационному входупервого триггера и первому входу третьего сумматора по модулю два, выходы (К+1)-го и (К+2)-го блоков сверткипо модулю два соединены с соответствующими входами первого сумматора по модулю два, выход К-го блока свертки помодулю два соединен с соответствующимвходом второго сумматора по модулюдва, выход первого триггера подключенк второму входу третьего сумматора помодулю два, выход которого соединен синформационным входом второго тригге: -ра, выход которого является вторымвходом устройства.1569997 Фи скии Корректор И. Максимишинец Редактор ол Заказ 1458ВНИИПИ Государст СССР оизводственно-издательский комбинат "Патент", г. Ужгород, ул, Гагар 01 Составитегть 0РТехред М,Дидык Тираж 662нного комитета по изобретениям и о 3035, Москва, Ж, Раутаская наб дписноерытиям и4/5 Ь 1 Ф 6 ь