Преобразователь кодов

94 9) 51)5 Н 03 М 13/02 ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМ ИПРИ ГКНТ СССР ИТЕТРЫТИЯМ МЙПИСАНИЕ ТЕНИ ВТО я Бюл, -нский Ви:А;Я.Гла888) соедорцив ержСР б(56) Авторское свид У 1363480, кл Н 03 (54) ПРЕОБРАЗОВАТЕЛ (57) Изобретение от ной технике и может ельство 7/02,КОДОВ14, оды мпульсьзова сится к ыть исп(53) 681,314(0 СО)ОЗ СОЭЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК МЪ/ СВИДЕТЕЛЬСТВ но в устроист лительной тех упрощение и п преобразовате держит генера чики 2, 5 и б блок 4 памяти ки, компарато инвертор 11,ну 15 логическ информационные 16 и 171 таб ах автоматики и вычи ики, Цель изобретенвышение надежностия Преобразовательор 1 импульсов, счерегистр 3 сдвига,элементы 7 и 9 зад8, регистр 10 памялементы И 12 и 13,ой единицы, входыи управляющий выхл,. 2 ил.О Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычис:лительной техники,Цель изобретенияупрощение преобразователя за счет сокращения аппаратных затрат и повышение его надежностиНа фиг, представлена функциональная схема преобразователя кодов; нафиг,2временная диаграмма его работы,Преобразователь содержит генератор 1 импульсов, первый счетчик 2,регистр 3 сдвига, блок 4 памяти (постоянное запоминающее устройствоПЗУ), второй и третий счетчик 5 и 6,второй элемент 7 задержки, компаратор 8, первый элемент 9 задержки,регистр 1 О памяти, инвертор 11, первый и второй элементы И 12 и 13, входы 14, шину 15 логической единицыинформационные и управляющий выходы16 и 17Преобразователь кодов работаетследующим образом,Перед началом работы счетчики 2,5 и 6 и регистр 3 устанавливаются внулевое состояние (входы установкив нулевое состояние не показаны),Приотсутствии на входах 14 преобразуемого кода на первом и втором выходахкомпаратора 8 устанавливаются сигналы уровня логического нуля, а натретьем выходесигнал логическойединицы, который через элемент 7 задержки поступает на вход синхронизации регистра 10, при этом в регистр10 записаны нулевые сигналы с выходовсчетчика 5, которые устанавливаютсяи на выходах 16Код, подлежащий преобразованию, поступает с входов 14 на вторые вхо ды компаратора 8 (фиг,2 а). При этом, если преобразуемый код не нулевой, на втором выходе компаратора 8 устанавливается сигнал уровня логической единицы (фиг,2 а), а на остальных вы ходах компаратора 8сигналы уровня логического нуляСигнал уровня логической единицы с второго выхода компаратора 8 открывает элемент И 12, через который импульсы от генератора 1 поступают на входы синхро низации верхнего предела эквивалента преобразуемого кода в новом коде, содержащемся в блоке 4 памяти, Частич 5 20 25 30 35 40 45 50 55:0,0 1 0,1 0 Регистр 3 работает в режиме сдвига, на вход младшего разряда подает ся постоянный сигнал уровня логичес" кой единицы с шины 15Импульсы наращивания на выходах сигналов уровня логической единицы, начиная с млад шего разряда, Таким образом опреде ляется верхний предел значения кода в формате преобразуемого кода, кото рый через счетчик 6 поступает на первые входы компаратора:8. В ответ на втором выходе компаратора 8 устанавливается сигнал уровня логического нуля (фиг,2 б), который закрывает элемент И 12, а сигнал уровня логи ческой единицы устанавливается или на третьем, или на первом .выходе компаратора:8Если сигнал уровня логической еди". ннцы установился на третьем выходе компаратора 8, значит результат сдвига на выходах регистра 3, который через счетчик 6 поступает на пер" вые входы компаратора 8, совпал со значением преобразуемого кода, По положительному перепаду на третьем выходе компаратора 5, который через элемент 7 задержки поступает на вход синхронизации регистра 10, эквива" лент преобразуемого кода в новом ко де, который с выходом блока 4 памяти через счетчик 5 поступает на соот ветствующие входы регистра 10, запи сывается на выходы регистра 1 О и поступает на выходы, Элемент 7 задерж ки необходим для гарантирования за писи в регистр О достоверного экви валента преобразуемого кода в новом коде, так как тракт прохождения наи более близкого к преобразуемому кода проходит через элементы с различным временем срабатыванияСигнал уровня логической единицы с третьего выхода компаратора 8 по ступает на вход начальной установки счетчика 2, а через инвертор 11 на вход начальной установки регистра 3 и устанавливает их в нулевые состояния, Положительный перепад на выходе 2 устройства свидетельствует о том, что на выходах 16 установлено преобразованное значение преьбразуе мого кодаСигнал уровня логической единицы установился на первом выходе компаратора 1 и поступает на входы вычитания счетчиков 5 и:6, Сигнал уровня логической единицы с первого выхода компаратора 8 через элемент 9 задержки поступает также на входысинхронизации счетчиков 5 и 6, переводя их с режима параллельной записи в режим счетаСчетчик 5 осуществляет вычитание от значения эквивалента преобразуемого кода в новом коде, соответствующем максимальномузначению преобразуемого кода в установленном ферменте, Счетчик 6 сравнивается со значением преобразуемого кода на вторых входах компаратора 8, на третьем выходе компаратора 8(фиг,2 в) устанавливается сигнал с уровнем логической единицы, по которому регистр 3 и счетчик 2 устанавливаются в нулевое состояние, а на первом выходе компаратора 8 устанав " ливается сигнал с уровнем логического нуля (фиг,2 в). По положительному перепаду на третьем выходе компаратора 8, который через элемент 7 за . держки поступает на вход синхронизации регистра 10, результат вычитания с выходов счетчика 5 записывается на выходы регистра 10 и поступает на выходы 16 (фиг,2 в). На выходе 17 появляется положительный пере пад, свидетельствующий о наличии новой информации на выходах 16, Элемент 9 задержки необходим для того, чтобы счетчик 5 не переводился в режим параллельной записи до записи в регистр 1 О преобразованного кода, Для этого время задержки элементов 9 задержки равняетсял л9 2 "И 7 5 1 О 15 20 25 30 35 40 45 Формула изобретенияПреобразователь кодов, содержащийгенератор импульсов, выход которогосоединен с первым входом первого элемента И, выход которого соединен свходами синхронизации регистра сдвига и первого счетчика, выходы которого соединены с входами блока памяти,выходы блока памяти соединены с соответствующими информационными входамивторого счетчика, выходы которогосоединены с соответствующими информационными входами регистра памяти,выходы которого являются информационными выходами преобразователя, третий счетчик, выходы которого соедииены с первыми входами компаратора,вторые входы которого являются входами преобразователя, первый выход компаратора соединен с первым входомвторого элемента И, выход которогосоединен с вычитающими входами второго и третьего счетчиков, о т л ич а ю щ и й с я тем, что, с цельюупрощения и повышения надежности преобразователя, в него введены инвертор, шина логической единицы и элементы задержки, вход первого элемента задержки подключен к первому выходу компаратора, выход соединен ссинхронизирующими входами второго итретьего счетчиков, второй выходкомпаратора соединен с вторым входомпервого элемента И, третий выход компаратора соединен непосредственно свходом начальной установки первогосчетчика, через второй элемент за"держки с синхронизирующим входомрегистра памяти через инвертор - свходом начальной установки регистрасдвига и является управляющим выходом преобразователя, информационныйвход регистра сдвига подключен к шине логической единицы, выходы соединены с информационными входами третьего счетчика, второй вход второгоэлемента И подключен к выходу гене"ратора импульсов,