Заячкивская

Номер патента: 1425822

Опубликовано: 23.09.1988

Авторы: Ваврук, Заячкивская, Лабяк

МПК: H03K 5/153

Метки: выделения, заданного, импульса, счету

...уровня кодовые расстановки с шины 14 записываются в запоминающее устройство 12 по ад есам с шин 15. После записи всех кодов устройство готово к работе в режиме вьделения заданного по счету импульса.В этом режиме запоминающее устройство 12 работает в режиме считывания на шину 13 постоянно поступает нулевой потенциал), счетчик 3 - в режиме вычитания, триггер 1 предварительно установлен в нулевое состояние (на шине 18 - нулевой потенциал), на выходной шине 4 - сигнал нулевого уровня, на шине 16 - сигнал нулевого уровня, разрешающий работу счетчика 5 в счетном режиме.Начало работы задается поступлением сигнала единичного уровня по шине 18, в момент перехода которого из нулевого в единичный уровень на выходе формирователя 11...

Номер патента: 1325497

Опубликовано: 23.07.1987

Авторы: Ваврук, Заячкивская, Лабяк

МПК: G06F 13/00, G06F 15/16

Метки: данными, обмена

...подпрограммы-функции, адрес, с которого необходимо начать выполнение подпрограммы, адрес результатаоперации и т.д. После подготовки данных центральный процессор 10 передает управление вспомогательному процессору 11. Получив управление, вспомогательный процессор 11 начинает выполнять заданную подпрограмму и считывает данные с регистров 8 8 блока 2.Считывание данных осуществляется следующим образом. На адресных входах коммутатора 9 устанавливается информация, служащая управляющими сигналами для него. Коммутатор 9 открывается по необходимым входам, и данные с соответствующего регистра 8 поступают на его выход и далее на входы вспомогательного процессора 11.После Окончания выполнения подпрограммы вспомогательный процессор 11 выдает...

Номер патента: 1324024

Опубликовано: 15.07.1987

Авторы: Ваврук, Заячкивская, Лабяк, Равский

МПК: G06F 7/06

Метки: информации, сортировки

...строб, устанавливающий триггеры22 в единичное состояние. По входу10 поступают импульсы.Дальнейшую работу устройства вэтом режиме рассмотрим на конкретномпримере (Фиг.З, где а - сигналы навходе 10; б - выход счетчика 23; 6 -выход блока 24 памяти,- выход элемента И 19; Э - выход триггера 22;е - выход элемента задержки;- выход. элемента И 4).Пусть по адресу А, одного из узлов 1 сортировки считывается нулеваяинформация, а по адресу А - единичная (фиг.З б, со )1Зад - задержкана время считывания из блока 24 памяти. Минимум по одному из блоков 24памяти других узлов 1 сортировки вэто время считывается нулевая информация, Тогда на выходе элемента И 19узла 1 сортировки, где считываетсяединичная информация, Формируетсясигнал (Фиг.З , с),...

Номер патента: 1280632

Опубликовано: 30.12.1986

Авторы: Ваврук, Заячкивская, Лабяк

МПК: G06F 9/48

Метки: прерываний

...приоритетом в счетчик 8 и количество опрашиваемых. периферийных устройств в счетчик 12, причем в каждом из цикльв можно изменить как приоритет группы периферийных устройств, так и количество опрашиваемых устройств. Если процессор игнорирует выходом переноса счетчика 12 и не устанавливает счетчик 8 в исходное положение, то производится последовательный опрос всех периферийных устройств без приоритета, Таким образом, обработка прерываний осуществляется циклически по приоритету, причем может изменяться приоритет группы, а также количество опрашиваемых периферийных устройств.Кроме того, триггер 1 специальными командами из процессора устанавливается в "1" или сбрасывается в "О". Таким образом, когда необходимо обработать несколько...

Номер патента: 1280614

Опубликовано: 30.12.1986

Авторы: Ваврук, Заячкивская, Лабяк, Равский

МПК: G06F 7/544

Метки: вычисления, функции

...умножения кодов первого 1 и второго 2 входных регистров (шхг), записанные в ПЗУ умно- жителя 4, поступают на входы второго умножителя 5, на первые входы которого поступает код с третьего регистра 3 (А,В,С,П). Результаты умкожекя с второго умножителя 5 поступают на вход блока формирования результата, .на сумматоре 32 складываются или вычитаются с содержимым регистра 34 и в зависимости от управляющих входов записываются в один из четырех регистров блока 33 регистров сумматора Затем осуществляется переключение коммутатора 8 и производятся вычисления значений для другой функции (яп или соя) нри тех же значениях на выходе регистра 3 и запись в другой регистр блока 33 регистров2 Хш 1Формирование Асоя -- в момент32с (фиг,4 е,к) и запись...

Номер патента: 1228100

Опубликовано: 30.04.1986

Авторы: Ваврук, Заячкивская, Кулак, Линц

МПК: G06F 7/544

Метки: вычисления, функции

...на первом выходе формирует/Х,/, на третьем /Х/ так чтобы выполнялось условие /Х //Х//Хэ/.Значения /Х,/, /Х/ и /Хэ/ поступаютна входы узла 2 формирования режимавычисления, на выходе которого формируются признаки соответствующих режимов, поступающие на входы шифраторов 3-5. На мультиплексорах 6-8 организовано формирование дробных значений аргументов. Шифраторы 3-8 организованы таким образом, что в зависимости от состояния входов, разрешают прохождение через мультиплексорысоответствующих чисел.На выходе шифратора 3 формируетсякод 00 для РВ 1, код 01 - для РВ 2,РВ 3, код 10 - для РВ 4, код 11 - для РВ 5 и РВ 6 разрешая проход черезмультиплексор 6 соответственно чисел4 /х 1/ 8 /Х /. 16 /х/ О. На втателе 9 происходит вычитание этихчисел иэ...

Номер патента: 1208551

Опубликовано: 30.01.1986

Авторы: Ваврук, Заячкивская, Лабяк

МПК: G06F 7/544, G06F 7/552

Метки: вычисления, функции

...операндов второгосумматора, со смещением на одинразряд в сторону старших разрядовк второму входу второй схемы сравнения, выход второго сумматора подключен к второму информационномувходу третьего мультиплексора.1208551 О 15 Э г Амакс+ аА м н н 1 где а 8 э- 1-2 а =2На чертеже приведена функциональная схема устройства.Устройство содержит входы 1 и 2 первого и второго аргументов, первую 3 и вторую 4 схемы сравнения, первый - четвертый 5 - 8 мультиплексоры, первый 9 и второй 1 О сумматоры, вычитатель 11, выход 12 значения функции устройства.Устройство работает следующим образом.Исходные аргументы поступают на входы 1 и 2 устройства, первая схема 3 сравнения разрешает прохождение на выход первого мультиплексора 5 меньшего числа, на выход...

Номер патента: 1201833

Опубликовано: 30.12.1985

Авторы: Вавчук, Заячкивская, Лабяк, Равский

МПК: G06F 7/08

Метки: сортировки, чисел

...содержит входной элемент И 1, счетчики 2,2, выходной счетчик 3, группу элементов И 4,4, группу многовходовых элементов И 5,5, группу элементов 6, ,6 И, группу триггеров 7,7, вторые элементы 8 и 9 задержки, узел 1 О приоритета, элементы ИЛИ 11 и 12, элемент НЕ 13, вход 14 тактовых импульсов, выход 15 устройства.Устройство работает следующим обраВ начальном положении (спиалы на чальной установки на чертеже не приведены) триггеры 7 устанавливаются в нулевое состояние, разрешая прохождение тактовых импульсов с входа 14. На выходах выходного счетчика 3, элементов И 5, узла 1 О приоритета, элемента ИЛИ 12 - низкий потенциал, на выходе элемента ИЛИ 11, элемента НЕ 13 - состояние логической единицы, тем самым разрешено прохождение импульсов...

Номер патента: 1196855

Опубликовано: 07.12.1985

Авторы: Ваврук, Заячкивская, Лабяк, Равский

МПК: G06F 7/544

Метки: извлечения, квадратного, корня

...второй информационный выход блока сравнения аргументов подключен к второму информационному входу блока деления, а выход блока возведения в квадрат подключен к первому информационному входу сумматора и к адресным входам блока памяти, второй информационный вход сумматора подключен к шине значения "2" устройства.11968 20 к зь.пф2 о- ) (1. Х ( - + 1) зз.п,Е2 Изобретение относится к вычислительной технике и предназначено дляг пользования в специализированных,мини-ЭВМ.Цель изобретения - сокращениеаппаратурных затратНа чертеже приведена структурнаясхема устройства..Устройстро содержит блок 1 сравнения аргументов, регистр 2, рас"пределитель тактовых импульсов 3,блок 4 памяти, блок 5 деления, блок6 возведения в квадрат, сумматор 7,первый 8 и...

Номер патента: 1145341

Опубликовано: 15.03.1985

Авторы: Ваврук, Заячкивская, Лабяк, Равский

МПК: G06F 7/552

Метки: вычисления, зависимости

...совходами управления первого коммутатора, введены первый и второй вычитатели и узел сортировки, первый,второй и третий информационные входы которого соединены соответственно с первым, вторым и третьим входами данных устройства, выход большего аргу 50мента узла сортировки подключен к первому информационному входу первого коммутатора и первого вычитателя, выход первого вычитателя соединен с первьщ информационным входом первого сумматора, выход большего аргумента узла сортировки подключен к второму информационному входу первого вычитателя и первому информационному входу первой схемы сравнения со сдвигом на три разряда в сторону младших разрядов, выход среднего аргумента узла сортировки соединен со вторым информационным входом первого...