Датчик случайных чисел

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) (11) 4 С 06 Р 7 58 фф у ЕТЕН Т 7ческий инфН,Попо ьство СССР 58, 1965, тво СССР 58, 1980, тво СССР 021972,оГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ .И ОТНРЫТ ИСАНИЕ ИЗВТОРСКОМУ СВИДЕТЕЛЬ(54) (57) ДАТЧИК СЛУЧАЙНЫХ ЧИСЕЛ,содержащий блок управления, элемент ИЛИ, элемент ЮП-НЕ, первыйрегистр памяти, блок памяти, группавыходов которого соединена с группойвходов вероятностного преобразовате-ля соответственно, о т л и ч а ющ и й с я тем, что, с целью упрощения датчика, он содержит сумматор, схему сравнения, два коммутатора, второй регистр памяти, регистр сдвига, наборное поле, а блокуправления содержит триггер, переключатель, счетчик, регистр сдвига,распределитель импульсов, восемьэлементов И генератор импульсов,элемент задержки, элемент ИЛИ-НЕи пять, элементов ИЛИ, выходы первого элемента ИЛИ и первого и второго элементов И блока управлениясоединены соответственно с первым,вторым и третьим входами второгоэлемента ИЛИ блока управления,выход которого соединен с синхрониэирующим входом блока памяти, группа выходов которого соединенас группой информационных входов .второго регистра памяти соответственно, выход третьего элемента И блока управления соединен с синхрониэирующнм .входом второго регистра памяти и с первым входом элемента ИЖ-НЕ блока управления, выход которого соединен с синхрониэирующим входом регистра сдвига, выход четвертого элемента И блока управления соединен с вторым входом элемента ИЛИ-НЕ блока управления и с управляющим входом веро- ятностного преобразователя, выход ,р которого соединен с первым входом элемента ИЛИ, выход которого соединен с информационным входом регистра сдвига, установочный вход которого является входом "Пуск" датчика и соединен с информационным входом регистра сдвига блока управ" ления,. с единичным входом триггера и с прямым входом третьего элемента ИЛИ блока управления, выход которого соединен с синхрониэирующим входом регистра сдвига блока управ. ления, установочный вход которого является входом Сброс" датчика и соединен с первым входом элемента ИЛИ-НЕ, с первым входом четвертого элемента ИЛИ блока управления и. с установочным входом счетчика, выход переполнения которого соединен.с вторым входом четвертого элемента ИЛИ блока управления, выход к торого соединен с нулевым входом ,триггера, единичный выход которого соединен с прямым входом второго ;элемента И блока управления и се55 15 120 ка) сдвигает в последнем единицу из третьего разряда в четвертый; при этом сигнал, принимающий на выходе У 6 блока 2 нулевое значение, возвращает блок 6 памяти в режим чтения и открывает второй коммутатор 11, вследствие чего сумматор 5 формирует на своем выходе код исполнительного адреса в соответствии с выражениями (1) и (2); на фиг.З этому исполнительному адресу соответствует конец перехода 1.Сигнал единичного значения с четвертого выхода регистра 18 через элементы ИЛИ 23 и ИЛИ, 21 и выход У 10 блока 2 разрешает выборку информации иэ блока 6 памяти, хранящейся по исполнительному адресу, Одновременно сигнал единичного значения с выхода элемента ИЛИ 231 через выход У 4 блока 2 ностунает на вход коммутации первого коммутатора 1, настраивая его на пропусканиеинформации с второй группы информационных входов (кода исполнительного адреса с выхода сумматора 5).Дальнейшая работа датчика определяется положением переключателя 25, Если последний находится в левом ,положении (фиг,1), то очередной сигнал СИЗ, проходя через элемент И 224 (по второму входу открыт сигналом единичного значения с четвертого выхода регистра 18), переключатель 25 и элемент ИЛИ 21 на вход сброса Ктриггера 20, своим передним (положительным) фронтом сбрасывает его, вследствие чего генератор 16 им пульсов прекращает свою работу,В дальнейшем работа датчика по ,формированию очередного случайного числа в форме с фиксированной точкой повторяется аналогичным образом,Режим "Чтение параметров случайной величины"(фиг.2) реализуется втой случае, если переключатель 25находится в правом положении (фиг,1),Этот режим начинается при появлении на выходе .УЗ блока импульсаединичного значения, источникомкоторого является сигнал СИЗ, проходящий через элемент И 22 (повторому входу открыт сигналом единичного значения с четвертого выходарегистра 18)переключатель 25 иэлемент ИЛИ 235. Этот импульс на выходе датчика представляет собойвторой импульс сопровождения (ИС 2),028516 по которому другие устройства могут принять первый параметр случайной величины, присутствующий на вы-,ходах "Вых,2" датчика, Этот первыйпараметр представляет собой информацию, прочитанную из блока 6 памяти по исполнительному адресу,сформированному в конце предыдущего режима "Формирование случайного 10 числа" и определяемому выражениями (1) и (2) при полностью сформированном случайном числе, входящемв выражение (2), на фиг,З этому исполнительному адресу соответствует 15 конец перехода 1).Одновременно сигнал с выхода УЗблока 2 поступает на второй входэлемента ИЛИ-НЕ 3, где он инвертируется, и своим задним (положительным) фронтом (чем достигается необходимая задержка ) заносит в первыйрегистр 4 код исполнительного адреса с выхода сумматора 5 через первыйкоммутатор 1.25 Одновременно сигнал с выхода элемента И 22 через переключатель 25и элемент ИЛИ 19 (где он инвертируется) поступает на вход записи Срегистра 18 и своим задним (положи"тельным) фронтом(чем достигаетсянеобходимая задержка) сдвигает впоследнем единицу нз четвертогоразряда в пятый; при этом на выходе У 5 блока 2 появляется сигнал 35единичного значения, который настраивает второй коммутатор 11 на пропускание информации с второй группыинФормационных входов, а именно кода статической метки с выхода второго регистра 9. Поскольку при этомстатическая метка проходит черезтот же разряд коммутатора,11, черезкоторый проходила и динамическаяметка перед его переключением, то 45 в данном случае код статическойметки равнозначен коду динамической.Сигнал единичного значения спятого выхода регистра 18 по-прежнему через элемент ИЛИ 23 и выход У 4 56блока 2 удерживает первый коммута"тор 1 на пропускание кода исполнительного адреса с выхода сумматора. 5.и далее через элемент ИЛИ 21 и вы 2ход У 10 блока 2 разрешает выборку информации из блока 6 памяти.После переключения, второго коммутатора 11 на выходе сумматора 5 формируется код следующего испол-:17 12 нительного адреса (в данном случае ИА ) согласно выражению (3); на выходе блока 6 памяти появляется следующий, в данном случае второй, параметр случайной, величины, расположенный по этому исполнительному,адресу (Фиг.З последнему соответствует конец перехода И).На выходе УЗ блока 2 вновь появляется импульс единичного значения, источником которого является следующий сигнал СИЗ, проходящий через элементы И 221 (по второму входу этот элемент открыт сигналом единич" ,.ного значения с пятого выхода регистра 18) и ИЛИ 23, Этот импульс является очередным сигналом ИС 2, по которому другие. устройства могут принять второй параметр случайной величины, присутствующий на вы.ходак "Вых,2" датчика, Одновременно сигнал с выхода УЗ блока 2 вновь заносит в первый регистр 4 код исполнительного адреса с выхода сумма 00285 18р Эф тора 5 при этом на выходе последнего формируется код очередного исполнительного адреса согласно выражению (3), по которому из блока 6памяти вновь читается очередной параметр случайной величины и т,д.С выхода элемента ИЛИ 23 сигналы одновременно поступают на счетный вход С счетчика 26 и своим зад;10 ,ним (отрицательным) фронтом (чемдостигается необходимая задержка)прибавляет в него единицу.Описанный процесс чтения параметров случайной величины из блока 61 памяти. повторяется аналогичным образом до тех пор, пока счетчик 26не переполнится и не выдаст сигнала,.положительного перепада, которыйчерез элемент ИЛИ 211 своим полви- тельным фронтом сбросит триггер 20вследствие чего генератор 16 импульсов прекращает свою работу,В дальнейшем работа датчика повторяется анапогичным образом, 12002851200285ЖтюеииЕ тМ- рп мелло Я 4 и арас Составит ел Техред М.Г ектор В,Синицкая етр то л ав 786 ое тент", г. Ужгород, ул, Проектная, 4 иал, 1 1.е-ю 4 Утеице жроиетро У Тираж 709 ВНИИПИ Государственн по делам изобрете 35, Москва, Ж-Э 5, РаПодпио комитета СССРй и открытийская наб., д, 4/5входом элемента задержки, выход ко 11 11 торого соединен с входом Пуск генератора импульсов, выход которого соединен с входом распределителя импульсов, первый выход которого соединен с первым входом третьего элемента И блока управления, выход пятого элемента И блокагунравления соединен с первым инверсным входом третьего элемента ИЛИ блока управления, второй инверсный вход которого подключен к выходу шестого элемента И, выход седьмого элемента И блока управления соединен .с входом переключателя, первый выход которого соединен с третьим входом четвертого элемента ИЛИ блока управления, а второй выход переключателя соединен с третьим инверсным входом третьего элемента ИЛИ блока управления, четвертый инверсный вход которого подключен к.выходу первого элемента И блока управления, выход восьмого элемента И блока управления соединен с первым входом пятого элемента ИЛИ блока управления, второй вход которого подключен к второму выходу переключателя, а выход пятого элемента ИЛИ.блока управления соеди-. нен со счетным входом счетчика и с вторым входом элемента ИЛИ-БЕ, выход которого соединен с синхронизирующим входом первого регистра памяти, группа информационных входов которого соединена с группой выходов первого коммутатора соответственно, управляющий вход которого подключен к выходу первого элемента ИЛИ блока управления, второй выход распределителя импульсов сое динен с первыми входами четвертого и пятого элементов И блока. управления, третий выход распределителя импульсов соединен с первыми входами первого, шестого, седьмого и восьмого элементов И блока управ" ления, выход первого разряда регистра сдвига блока управления, соединен с вторым входом элемента ИЛИ и с вторыми входами пятого и третьего элементов И блока управления, выход второго разряда регистра сдвига блока управления соединен с вторыми входами четвертого и шестого элементов И блока управления, третий вход которого объединен с инверсным входом второго элемента И блока управления и подключен к выходу схемы сравнения, выход третьего разряда регистра сдвига блока управления соединен с вторым входом первого элемента И блока управленияс управляющим входом блока памяти и с первым управляющим входом второго коммутатора, группа . выходов которого соединена с первой группой входов сумматора соответственно, вторая группа входов которого соединена с группой выходов первого регистра памяти соответственно, выход четвертого разряда регистра сдвига блока управления соединен с первым входом первого элемента ИЛИ блока управления и вто" рым входом седьмого элемента И блока управления, выход пятого разряда регистра сдвига блока управления соединен с вторыми входами первого элемента ИЛИ и восьмого элемента И блока управления и с вторым управляющим входом второго коммутатора, первая группа информационных входов которого объединена с первой группой входов схемы сравнения и подключена к группе выходов второго регистра памяти соответственно, а вторая группа информационных входов второго коммутатора объединена с второй группой входов схемы сравнения и подключена к группе выходов регистра сдвига соот. ветственно, группа выходов схемы сравнения подключена к группе выходов регистра сдвига соответственно группа выходов схемы сравнения подключена к первой группе информационных входов блока памяти , соответственно и является первой группой выходов случайных чисел датчика, второй группой выходов случайных чисел которого является группа выходов блока памяти, группа выходов наборного поля соединена с первой группой информационных входов первого коммутатора соответственно, вторая группа информационныхвходов которого объединена с второй группой информационных входов блока памяти и подключена к группе выходов сумматора соответственно.1200285 Безусловнаявероятностьпоявлениякода СЧ СЧ 45 000 Р = Р(000) Изобретение относится к вычислительной и испытательной технике,может быть использовано для моделирования случайных процессов и полейна универсальных и специализированных вычислительных машинах, а также для формирования многопараметрических сигналов в испытательных системах и особенно эффективно при генерировании дискретных случайных ве-.личин, представляемых двоично-кодированными числами в форме с фикси-".рованной либо.с плавающей точкойпеременной. (ординарной или двойной)точности, а также случайныж величин,представляемых набором параметров,например, при воспроизведении сложных Функций распределения, состав.ленных из конечного множества взвешенных по вероятности первичныхраспределений.Цель изобретения - упрощение датчика, повышение его точности ирасширение функциональных возможностей за счет увеличения классавоспроизводимых статистических характеристик.На фиг.1 представлена функциональная схема датчика случайных.чисел; на Фиг.2 - пример содержимого части памяти поясняющий про- .цесс формирования случайного числа в Форме с Фиксированной точкой;на фиг.3 - пример содержимого час"ти памяти, поясняющий процесс чтения из памяти параметров, случайнойвеличины, в частности, мантиссы ипорядка случайного числа в форме сплавающей точкой; на фиг.4-7 -временные диаграммы сигналов при ра.боте датчика в режимах "Установка","Подготовка", "Формирование случайного числа" и "Чтение параметров случайной величины соответственно; на Фиг.8 - временная диаграмма синхрониэирующих импульсов,вырабатываемых распределителем импульсов блока управления,2Блок 2 управления содержит распределитель 15 импульсов, генератор 16 импульсовэлемент 17 задерж.ки, .регистр 18 сдвига, .элемент5 ИЛИ 19, триггер 20элементы ИЛИ 21и 21 , элементы И 221-22 , элементы ИЛИ 23 -23 , элемент И 24, переключатель 25, счетчик 26,,Второй коммутатор,.11, содержит1 О0 элементы ИЛИ 27 и элементы И 28Схема 12 сравнениясодержит элемент ИЛИ 29 и элементы И 30 и 31.Кроме того, датчик содержит наборное поле 32, Вероятностный преоб 15 разователь. 7 выполнен, как в известном устройстве.Датчик случайных чисел работаетследующим образом. .В основу работы датчика положен20 метод условных вероятностей (ИУВ):Фсогласно которому Формирование случайного числа в форме с фиксированной точкой. осуществляется последо 25вательно, разряд за разрядом начиная.со старшего. Коды условных вероятнастей появления в результате работы датчика определенного значенияразрядной цифры случайного числарассчитываются. по известным вероят 30 ностям появления всего случайногочисла (СЧ) из полного их набора,подчиняющегося заданному закону распределения; эти рассчитанные кодывероятностей заносятся в блок 6 паЗ 5 мяти ихранятся там.С целью пояснения. метода условных вероятностей рассмотрим следующий пример, Пусть закон распределения задан таблично для восьми зна 40 чений СЧ.001 50 2 010 011 55, 4 100 Датчик содержит первый коммутатор 1, блок 2. управления, элемент ИЛИ-НЕ 3, первый регистр 4 памяти, сумматор 5, блок 6 памяти,вероятностный преобразователь 7, элемент ИЛИ 8, второй регистр 9 памяти, регистр.10 сдвига, второй коммутатор 11, схему 12 сравнения.Первый коммутатор 1 содержит элементы, ИЛИ 13 и элементы И 14,Р Р (001) Р. Р (010) Р = Р (011)Р Р (100)(1) (2) 40 45 50 55 Согласно МУВ вероятность появления единичной цифры в старшем разряде кода СЧ равна сумме вероятностей всех кодов СЧ, имеющих единицу в старшем разряде, т.е. Р(Х) - Р+Р+ Р+ РВПри условии, что Х0 или Х1,для формирования второй цифры следует рассмотреть две условные вероятности, а именно Р(ОХ) и Р (1 Х)соответственно,Расчет Р(ОХ) осуществляется делением суммы, абсолютных. вероятносф тей СЧ, имеющих единицу во второмразряде при нулевом первом, на суммувероятностей Р(0), т,е. вероятностей.всех СЧ с нулевым первым разрядом. Р(ОХ) = (Р +Р )/(Р+Р +Р,+Р,),4 налогично определяется Р(1 Х) при зафиксированном в этом обозначении условии равенства единице кодовой цифры СЧ Р(1 Х) = (Р+Ра ) /(Р+Рь+Р+В)Видно, что количество получаемых,значений пропорционально степениоснования 2. Всего настроечный9массив включает до Я = 2 -1 кодоввероятностей,Таким образом, алгоритм генерирования случайного числа сводится к. алгоритму формирования и выборки адресов кодов условных вероятностей при известном исходе предыдущих испытаний. Анализ соответствия значений и кодов случайного числа позволяет испольэовать следующий эффективный алгоритм управления адре., л"сацивй блока 6 памяти при специальном размещении кодов условных вероятностей в последнем; коды условных вероятностей в блоке 6 памяти 1 расположены последовательно с соб,людением принципа первоочередногоразмещения тех кодов вероятностей9которые соответствуют меньшим значениям кодов случайного числа в каж дой группе кодов (т,е, при одной,двух, трех и т.д, известных цифрах),Первым разместим код Р(Х), затеи -коды Р(ОХ) и Р(1 Х), далее - коды 10 Р(ООХ), Р(01 Х), Р(10 Х),. Р(11 Х) ит.д. (Фиг,2).Определяющие преимущества используемого алгоритма управления адреса цией можно получить,.если номераслов памяти с кодами. вероятностейзакодировать последовательно, начиная с 001, т,е, с единицей вмладшем разряде кода относительногоадреса. Тогда для Формирования кодаочередного исполнительного адресаблок 6 памяти достаточно к коду некоторого базового адреса добавитькод старших уже сформированных разрядов случайного числа, располагая 25 перед ними (т.е. в дополнительномфиктивном старшемразряде) специальную единичную цифру - динамическую метку (фиг.2). На фиг.2 показано, что в слове памяти по базовому З 0 адресу удобно располагать служебнуюинформацию (код статической метки) иформировать код исполнительного адреса (ИА) блока 6 памяти, прибавляя к коду базового адреса(БА) код 35старших разрядов случайного числаФобразующих вместе с динамическойметкой (ДМ) код относительного адреса согласно следующим выражениям; Метка названа динамической потому,что, как видно из фиг.2, она смещается в сторону старших разрядов помере формирования случайного числаи по окончании формирования, Б-го разряда последнего динамическая меткаоказывается за пределами разряднойсетки случайного числа, т.е. в(8+1)-м разряде,Итак, алгоритм, адресации приформировании случайного числа в форме с фиксированной точкой реализуется следующим .образом (фиг.2). Вначале работы согласно выражению (2)значение ОА = ДМ = 1, при этом согласно выражению (1) значениеИА = БА + 1 (на фиг,2 этому испол.специальное расположение кодов условных вероятностей в блоке 6 памяти, необходимое для реализации указанного алгоритма, позволяет эффективно использовать. весь объем памя ти, так как в нем отсутствуют пропуски между отдельными частями ин 1 О формации (в общем случае различнойвеличины)относящимися к различнымзаконам распределения, что повышает эффективность работы датчикаслучайных .чисел в целом,15 Расширение эксплуатационных возможностей датчика случайных чисела именно возможность формированияслучайных величин, представляемыхнабором параметров, достигается20 тем, что для формирования кодов необходимых.исполнительных адресовблока 6 памяти, по которым хранят-ся заранее занесенные туда параметрры случайных величин, применяется25 специальное расположение в блоке 6памяти этих параметров, а также используются коды сформированногослучайного числа в форме с фиксированной точкой и динамической метЗО ки. При этом 1-й исполнительный адрес блока 6 памяти, по которому иэпоследнего читается 1-й параметрслучайной величинИ, определяетсявыражениями (1) и (2) при полностьюсформированном случайном чнсле В. форме с фиксированной точкой, входящем .в выражение (2), а 2-й и последующие исполнительные адреса,по которым читаются соответствую 4 О щие параметры, определяются следующим выражением: 5 1нительному адресу соответствует конец перехода 1), Осуществляется первое испытание. с кодом условной вероятности Р(Х) (расположенным по указанному исполнительному адресу), исходом которого является случайное событие, предположим, с единичным значением. Эта сформированная единица представляет собой старший разряд случайного числа, После этого последний вместе с динамической меткой сдвигается на.один разряд в сторону старших (на фиг.2 - влево) Тем самым в соответствии с выражениями (1) и (2) формируется очередной ИАБА+ 10 + 01 (на фиг,2 .этому исполнительному адресу соответствует конец перехода И)..Далее осуществляется следующее испытание,с кодом условной вероятйости Р(1 Х) (расположенным по ука: эанному исполнительному адресу), исходом которого является случайное событие, предположим, с нулевым значением,.Этот сформированный нуль представляет собой очередной разряд случайного числа, После этого динамическая метка вместе с уже сформированными разрядами случайного числа снова сдвигаются на один разряд в сторону старших. Тем самым в соответствии с выражениями (1) и (2) формируется очередной ИА БА + 100 + 010 (на фиг,2 этому ис.полнительному адресу соответствует конец перехода Ш). Далее осуществляется следующее испытание с кодом условной вероятности Р(10 Х) (расположенным по указанному исполнительному адресу)и т.д. Описанный алгоритм функционирует до тех пор, пока после очередного сдвига в сторону старших разрядов динамическая метка не займет определенного местоположения, которое распознается при помощи кода статической метки. После этого не происходит очередного испытания, и имеют окончально сформированное случайное число в форме с фиксированной точкой подчиняющееся тому или иному закону распределения.7 аким образом, в использованном алгоритме, осуществлено совмещение процедур формирования. случайного числа и исполнительных адресов выборки из блока 6 памяти кодов условных вероятностей для формирования ИА = ИА; + ДМ, (3)где= 2, 3, 4,Пусть (фиг,3) двухраэрядное случайное число в форме с фиксированной точкой используется для чтенияиз блока 6 памяти его эквивалента -случайной величины, представляемой 5 р двумя параметрами и и % . (.3 1 213,4; максимальная величина 1=2 ).Эти два параметра можно рассматривать, например, соответственно как;мантиссу и порядок случайного числав фоРме с плавающей точкой. Допустим, что при формированиидвухразрядного случайного числа вформе с фиксированной точкой, исходом последнего испытания с кодом условной вероятности Р(1 Х) (распо-. ложенным по последнему исполнительному адресу - на фиг.З этому исполнительному адресу соответствует начало перехода 1) является случайное событие с нулевым значением, Этот сформированный нуль представляет собой последний (младший) разряд случайного числа в форме с фиксированной точкой, использование которого оказывается удобным для Формирования необходимого исполнительного адреса и выборки по нему из блока 6 памяти мантиссы и . Для этогоз динамическая метка вместе с уже . сформированными двумя разрядами случайного числа сдвигаются, как иранее, на один разряд в сторону старших, Тем самым в соответствии с выражениями (1) и (2) формируется ИА = БА+100+010 (на фиг,З этому исполнительному адресу соответствует конец перехода 1). По этому исполнительному адресу иэ блока 6 памяти читается параметр иДля чтения соответствующего порядка Эдостаточно последовательно упорядоченного расположения величины % в блоке 6 памяти непосредственно1за массивом величин и.и Формирования необходимого исполнительного адреса параметра Я путем прибавления к коду исполнительного адреса параметра п кода динамической метки, Тем,самым для рассматриваемого при" мера в соответствии с выражением (3) .ИА = (БА+0110)+0100 ( на фиг,З этому исполнительному адресу соответ,ствует конец перехода П). По этому ,исполнительному адресу из блока 6памяти читается следующий параметр 9 .Процесс формирования. следующего исполнительного адреса согласно выражению (3) может. быть продолжен сколь угодное число раз.Таким образом, для каждого сформированного случайного числа в форме с фиксированной точкой из блока 6 памяти выбирается набор парамет ров, представляющих случайную вели-чину, причем последняя при этом является случайным сформированнымчислом Применяя этот принцип формирования исполнительных адресов добавлением к предыдущему исполнительномуадресу динамической метки согласно 1200285 8выражению (3)можно испольэоватьпредлагаемый датчик случайных чиселдля получения либо случайных чиселв форме с фиксированной точкой повышенной точности, либо случайныхчисел в Форме с плавающей точкой,либо случайных величин, представляемых набором параметров все это расширяет эксплуатационные возможностидатчика,Описание динамики,функционирования предлагаемого датчика случайныхчисел.Перед началом работы в блок 6 памяти занесена необходимая информация,а на информационных входах "Базовыйадрес" датчика присутствует выставляемый с наборного поля код необходимого базового адреса (а именно2 О расположенного в начале той частипамяти, в которой записаны коды вероятностей требуемого закона распределения, Фиг.2).В последующей работе датчика5,можно выделить следующие режимы,которые датчик реализует последовательно в следующем порядке; 1."Сбор"; 2 - "Установка"; 3 - "Подготовка"; 4 -"Формирование случайного числа"; 5 - "Чтение параметров30нслучайной величины ,Режимы с второго по пятый включительно иллюстрируются временнымидиаграммами сигналов (фиг.4-7 соответственно).35 Режим иСброс начинается при .появлении на первом сигнальном входе "Сброс" датчика импульса единичного значения, Передний (положительный) фронт этого импульса, пройдячерез вход Х 1 блока 2 управления,поступает на входы сброса К регистра 18, счетчика 26 и триггера 20(для последнего - через элементИЛИ 21 )обнуляя их содержимое,45 При этом на выходе У 8 блока 2 устанавливается единичное значение сигнала, а на выходах У 1-У 7, У 9 и У 10нулевые значения, Нулевое значениесигнала с выхода У 6 блока 2, при 5 О сутствуя на входе режима блока 6памяти, соответствует режиму чтения информации из последнего и,присутствуя на входе стробированиявторого коммутатора 11, открывает55 последний. Нулевые значения сигналов е выходов У 4 и У 5 блока 2, присутствуя на входах коммутации первого 1 и второго 11 коммутаторов(Кроме того, сигнал.единичногозначения с выхода триггера 20 поступает на-вход элемента 17 задержкии, по истечении некоторого времениопределяемого. последней и необходимого для установки,на выходе блока 6 памяти информации, цоявляетсяна управляющем входе генератора 16импульсов, вызывая его запуск; при1 О этом на его выходе появляется по-,следовательность импульсов длиЭтельность периода которой определяется быстродействием используемой элементной базы датчика. Им 15 пульсы единичного значения с выходагенератора 16 поступают на вход рас"пределителя 15 импульсов, с выходовкоторого снимаются"три последователЬ.ности синхрониэирующих импульсов2 О СИ 1, СИ 2 и СИЗ (фиг.8).Режим Подготовками (фиг.5) начинается при появлении на выходе У 7.,блока 2 управления импульса единичного значения, источником которогоявляется сигнал СИ 1 с первого выхо-,.да распределителя 15 импульсовпроходящий .через элемент И 22 у (по второму входу этот элемент открыт сигналом единичного значения .с первоЗо го выхода регистра 18). Этот импульс поступает на вход записи Свторого регистра 9 и своим передним (положительнь 1 м) фронтом заноситв него, информацию с выхода блока 635памяти, хранящуюся в последнем побазовому адресу. При этом на выходахрегистра 9 появляется код статичес-.;кой (неподвижной) метки.так как урегистра 9 используются. только теего выходы,которые соответствуют рас-.положению в нем кода статической метки(фиг.2, правая часть слова памятипо базовому адресу), Этот код представляет собой единственную единицу45в каком-либо разряде на выходах. регистра 9. 9соответственно, настраивают их на. пропускание информации с их первых групп информационных входов: для блока 1 -базового адреса, для бло ка 1 1 - относительного адреса от регистра 10.Импульс сброса, пройдя через первый вход элемента ИЛИ-НЕ 3 (где он инвертируется), своим задним (положительным) фронтом (чем достигается необходимая задержка) заносит с выхода первого коммутатора 1 в первый регистр 4,код базового ад- . реса, который при этом появляется . на входах сумматора 5 в качестве первой составляющей исполнительного адреса. Режим "Установка" (фиг,4) начинается при появлении на втором сигнальном входе "Пуск" датчика импульса единичного значения, который по входу сброса К регистра 10 обнуляет его содержимое, Нулевой код с вы, хода блока 10 через второй коммутатор 11 появляется на входах сумматора 5, на выходах которого приэтом формируется код исполнительного адреса, равный базовому, Через вход Х 2 блока 2 унравленияединичное значение сигнала пуска появляет" ся на информационном входе РК регистра 18 и через задержку,обусловленную прохождением сигнала через элемент ИЛИ 19, своим передним (положительным) фронтом заносит единицу в первый разряд регистра 18, Тем самым на первом, выходе последнего (фиг 1, крайний верхний) появляется сигнал единичного значения, который через выход У 9 блока 2 и элемент ИЛИ 8 поступает на информационный вход РК регистра 10, Импульс пуска, поступая также на.установочный вход 8 триггера 20, своим передним (положительным) фронтом взводит его при этом иа его выходе появляется сигнал единичного значения, который через элементы И,22 (по второму инверсному входуэтот элемент открыт сигналом нулевого значения, поступающим с выхо-,да совпадения меток схемы 12 срав"кения) и ИЛИ 21,и выход У 10 блока 2 поступает на вход стробирования .блока 6 памяти, вызывая тем самым появление на его выходе инфор;мации, хранящейся по исполнительному (базовому)адресу (фиг,2),Сигнал СИ 1 через элементы И 22Ви ИЛИ 23 (в последнем сигнал инвертируется) и через выход У 8 бло ка 2 поступает на вход .записи Срегистра 10 и своим задним (положительным) фронтом (чем достигается необходимая задержка) заносит вего первый (младший)разряд (фиг.1,.55 крайний верхний) единицу, присутствующую иа его информационном входе РКЭта единица представляет собой, динамическую метку, в дальнейшем пе00285 12 40 Появляющийся на выходе регистра Ипосле своего очередного сдвига код динамической метки сравнивается на 45 совпадение с кодом статической мет 50 55 левое значение, При этом описанный 11 12ремещающуюся в регистре 10 в сторону его старших разрядов (на фиг.1вниз). Код динамической метки с выходов регистра 10 через второй коммутатор 11 поступает на .сумматор 5и складывается там с базовым адресом, так что на выходе последнегопоявляется код исполнительного ад-реса, равный увеличенному на единицу коду базового адреса. Посколькупо-прежнему сигнал навходе режимаблока 6 памяти имеет нулевое значение (что соответствует режимучтения), а на его входе стробирования - единичное (что соответствует разрешению выборки информации),то на его выходе появляется информация, хранящаяся по сформированному исполнительному адресу (нафйг.2 этому исполнительному адресусоответствует конец перехода 1).Эта информация представляет собойкод условной вероятности Р(Х), который поступает на вероятностныйпреобразователь 7.Сигнал СИ 2 через элементы И 224:(по второму входу эта схема открыта сигналом единичного значения спервого выхода регистра 18) и ИЛИ 19. (в последнем сигнал инвертируется)поступает на вход записи С регистра 18 и своим задним (положительным)фронтом (чем достигается необходимаязадержка) сдвигает в последнем единицу из первого разряда во второй;при,этом сигнал на информационномвходе РК регистра 10 принимает нулевое значение,ФРежим "формирование случайногочисла" (фиг,6) начинается при появлении на выходе У 1 блока 2 импульсаединичного значения, источником которого является сигнал СИ 2, проходящий через элемент И 224 (по второмувходу эта схема открыта сигналомединичного значения с второго выходарегистра 18). Этот импульс поступает на вход записи вероятностногопреобразователя 7 и своим передним(положительным) фронтом заносит внего код условной вероятности, присутствующий на выходе блока 6 памяти (считанный по исполнительномуадресу. последнего), При этом на выходе вероятностного преобразователя 7 устанавливается код случайногособытия ( сигнал нулевого или единичного значения), представляющий 5 10 5 20 25 30 35 собой очередной разряд случайного числа, подчиняющегося тому или ино му закону распределения, а именно тому, коды условных вероятностей которого находятся в той части блока 6 памяти, которая начинается соответствующим базовым адресом. Этот код случайного события через элемент ИЛИ 8 поступает на информационный вход 1 Ж регистра 10 сигнал на фиг.6) соответствует случаю, когда.код случайного события, возникающий на выходе вероятностного преобразователя 7 при его первом срабаты- ванин, представлен единичным значением).Сигнал СИ 2 через элементы И 224 и ИЛИ 23 (в последнем он инверти 2руется) и выход У 8 блока 2 поступает на вход записи С регистра 10 и своим задним (положительным) фронтом (чем достигается необходимая задержка) заносит в его первый разряд код случайного события, присутствующий на его информационном входе РК,(выработанный вероятностным преобразователем 7). При этом динамическая метка в регистре 10 сдвигается в его второйразряд, Появляющийся при этом на выходе регистра 10 код, представляющий собой относительный адрес согласно выражению (2), через второй коммутатор 11 поступает на сумматор 5 и складывается там с базовым адресом, так что на выходе последнего появляется код исполнительного адреса согласно выражению (1 При этом на выходе блока 6 памяти па является очередной код условной вероятности (фиг,2), который поступает на вероятностный преобразователь 7. ки, хранящимся во втором регистре 9,Такое сравнение происходит на элементах И 31 схемы 12 сравнения,Если совпадение не имеет места, то на инверсных выходах всех элемен тов И 31 сохраняются сигналы единичного значения и, следовательно, навыходе элемента ИЛИ 29 сигнал совпадения меток по-прежнему имеет нувыше этап формирования очередногоразряда случайного числа повторяется, что приводит к очередному сдви.в сторону его старших разрядов,Наконец, после очередного сдвигав регистре 10 динамической метки всхеме 12 происходит совпадение местоположений статической и динамической меток (что означает окончание формирования случайного числав форме с фиксированной точкой);при этом на инверсном выходе соответствующего элемента И 31 появляется сигнал нулевого значения,который через соответствующий инверсный вход элемента ИЛИ 29 единичным значением, свидетельствующим осовпадении меток, поступает в блок 2через его вход ХЗ. При этом элемент И 22 закрывается и сигнал навыходе У 1.0 блока 2 (на входе стробирования блока 6 памяти).принимаетнулевое значение, чем запрещаетсяобращение к блоку 6 памяти,Сигнал СИЗ через элемент И 24(по второму и третьему входам открыт сигналами высокого уровня, поступающими с второго выхода регистра 18 и с выхода совпадения метоксхемы 12 сравнения соответственно)и ИЛИ 19 (в последнем сигнал инвертируется) поступает на вход записи С. регистра 18 и своим задним (поло-жительным) фронтом (чем достигается необходимая задержка) сдвигаетв последнем единицу из второго разряда в третий; при этом сигнал, принимающий на выходе У 6 блока 2 единичное значение, соответствует дляблока 6 памяти режиму записи, адля второго коммутатора 11 - запрету передачи через него информации,вследствие чего сумматор 5 формируетна своем выходе код исполнительногоадреса, равный базовому,К этому моменту времени на выходах элементов И 30 схемы 12 сравнения присутствует код сформированного случайного числа (кроме его младшего разряда), который проходитчерез элементы И 30 от регистра 10,В этом коде отсутствует единица,соответствующая динамической метке;сигнал нулевого значения, возникающий на инверсном выходе соответствующего элемента И 31 при совпадении меток, либо закрывает соответствующий элемент И 30, если сформированное случайное число имеет меньше Б разрядов (т,е, динамическая.метка, присутствующая в старшемразряде кода, принимаемого от регистра 10, оказывается замаскированной статической меткой)либооказывается за пределами разряднойсетки случайного числа, если последнее имеет 8 разрядов (в последнем случае совпадение меток происходит на крайнем правом на фиг. 1 эле .менте И 31 схемы 12).Таким образом, изменяя местоположение единицы в той части словапамяти по базовому адресу блока 6памяти, которая отведена под код 15 статической метки (фиг,2), можнов конечном итоге формировать случайные числа в форме с фиксированной точкой различной разрядностипо одному и тому же закону распреде.20 ления, что определяется требуемойточностью в том или ином случае.Следующий сигнал СИЗ через элементы И 22 (по второму входу открыт сигналом единичного значения с 25 третьего. выхода регистра 18) иИЛИ 21 и выход У 10 блока 2 поступает на вход стробирования блока 6памяти, осуществляя тем самым записьв него кода сформированного случайного числа по базовому адресу (схема блока 6 памяти организована таким образом, что запись по базовомуадресу осуществляется только в тучасть слова памяти, которая отведена под код случайного числа фиг,2)С выхода элемента И 22сигналодновременно через выход У 2 блока 2поступает на выход датчика в видепервого импульса сопровождения (ИС 1)40 по переднему (положительному) фронту которого другие устройства могутпринять сформированное случайное число, присутствующее на выходах "Вых,1" .датчика. Это случайное число с це лью увеличения его разрядности может быть дополнено младшими разря дами, например, снимаемыми с выходаблока формирования равномерно распределенных случайных чисел вхоэдящего в состав вероятностного пре- .образователя 7 (на фиг.1 соответствукзцие.схемы не показаны). С выхода элемента И 224 сигналодновременно через элемент ИЛИ 19.55 (где он инвертируется) поступаетна вход записи С. регистра 18 и своФим задним (положительным) фронтом