Арифметическое устройство

5 10 15 20 25 30 35 40 45 50 55 60 тых во времени управляющих сигналов на смеситель 7 управляющих сигналов; коммутатор 8, который в зависимости от управляющих сигналов, поступающих по первым входам - со смесителя, по вторым входам - с блока управления и по третьим входам - с блока управления и со стартовой шины 9, используя входную шину 10 питания, подключает логические устройства, входящие в арифметическое устройство: по первым и вторым выходам коммутатора - операционный блок 11 с двумя входными информационными шинами 12 и 13, предназначенными для приема операндов в арифметическое устройство, и выходной информационной шиной 14, предназначенной для выдачи результата из арифметического устройства, по третьему выходу коммутатора - схемы управления 1, 2, 5, 6 и 7.Устройство работает следующим образом, Если арифметическое устройство не занято обработкой предыдущего запроса и на входной стартовой шине 9 отсутствует управляющий сигнал (признак обращения к арифметическому устройству), коммутатором выключены все схемы управления 1, 2, 5, 6, 7 и, следовательно, по первым и вторым выходам коммутатор отключил операционную часть арифметического устройства, то узлы арифметического устройства обесточены, потребление энергии арифметическим устройством практически отсутствует.При появлении на входной шине 9 сигнала обращения к арифметическому устройству срабатывает коммутатор 8, и по третьему его выходу включается блок управления 1 с шифратором кодов 2, элемент задержки 5, вентили 6 и смеситель 7, После своего включения блок управления по третьему входу коммутатора поддерживает включенными схемы управления до окончания работы арифметического устройства по принятому запросу, Блок управления принимает коды операций и управляющие сигналы, поступающие по входным шинам 3 и 4, производит дешифрацию и шифрацию кодов и включает элемент задержки 5, который вырабатывает последовательность сдвинутых по времени потенциальных управляющих сигналов. Последние через вентили 6 управляются сигналами, поступающими с шифратора кодов 2. Потенциальный управляющий сигнал, прошедший один из вентилей 6, поступает на вход смесителя 7 управляющих сигналов, С выхода смесителя управляющие сигналы поступают на первые входы коммутатора 8, благодаря чему по первым входам коммутагора, определяемым кодами операций и признаками, смешанными на шифраторе кодов, на первые входы операционной части арифметического устройства подаются управляющие сигналы, включая необходимые регистры операционной части и сумматор. Таким образом, элемент задержки 5, вентили 6 и смеситель 7 управляют включением в определенные моменты времени соответствующих регистров операционной части и сумматора, необходимых для выполнения данной арифметической операции. Блок управления, кроме того, в определенные моменты времени выдает по вторым выходам импульсные управляющие сигналы на вторые входы коммутатора, благодаря чему по вторым выходам коммутатора на вторые входы операционной части арифметического устройства подаются импульсные управляющие сигналы, включающие на необходимое время соответствующие вентили записи входной информации, вентили, управляющие передачами между регистрами и сумматором, или вентили выдачи результата арифметической операции по окончании операции,По окончании операции блок управления снимает управляющий сигнал с третьего входа коммутатора, в результате чего по третьему выходу коммутатора выключаются схемы управления, поэтому снимаются управляющие сигналы с первых и вторых входов коммутатора и, как следствие, выключается операционная часть арифметического устройства,Все устройства, входящие в арифметическое устройство, имеют раздельные шины питания, и подключение устройств осуществляется коммутацией этих раздельных шин питания. Предмет изобретения Арифметическое устройство, содержащее блок управления и операционный блок, о тл ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства и повышения надежности, в него включены элемент задержки, вентили, смеситель управляющих сигналов и коммутатор, при этом первый выход блока управления соединен с первым входом элемента задержки, выходы которого соединены с первыми входами соответствующих вентилей, вторые входы вентилей соединены с соответствующими выходами блока управления, выходы вентилей соединены с соответствующими первыми входами смесителя управляющих сигналоз, второй вход которого соединен с третьими входами вентилей и вторым входом элемента задержки, выходы смесителя управляющих сигналов соединены с соответствующими первыми входами коммутатора, вторые входы которого соединены с соответствующими выходами устройства управления; третий вход коммутатора соединен со стартовой шиной устройства, первый вы. ход коммутатора соединен с третьим входом устройства управления и вторым входом элемента задержки, а остальные выходы коммутатора соединены с соответствующими входами операционного блока.Составитель В. Тюрин Техред А. Дроздова Редактор О. Степина Корректор А, Дзесова Типография, пр, Сапунова, 2 Заказ 3474/10 Изд.89 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д, 4/5