Патенты с меткой «адреса»

Номер патента: 1256005

Опубликовано: 07.09.1986

Автор: Мельников

МПК: G06F 1/00, G06F 9/36

Метки: адреса, вычислительной, идентификации, информации, модуля, системы, управляющей

...ИЛИ 9, одновибратор 10, восемь блоков элементов И 11,1-11.8,информационные входы 12.1-12.9 устрой-з,ства, управляющий вход 13 устройства,информационные выходы 1,1-14.8 устройства, управляющий выход 15.Формат передаваемой информации(получателя) информации и содержит кодстроки и код столбца расположения модуля в распределенной вычислительной40системе,Каждый модуль системы (Фиг.З)имеет свой адрес, состоящий из двухчастей, определяющих местоположениемодуля по вертикали и горизонтали.45Взаимодействие модулей может осуществляться по принципу близкодействия,т.е. только через соседние модули.Организуя транзитную передачу информации, возможно взаимодействие любыхБольшепар модулей системы.Работа устройства идентификацииадреса модуля вычислительной...

Номер патента: 1265771

Опубликовано: 23.10.1986

Автор: Невский

МПК: G06F 9/36

Метки: адреса, динамического, преобразования

...34 группу элементов И передается индекс страницы с регистра 4 логического адреса, через вто рую 35 группу элементов И - маска блока из первого дешифратора 9, через третью группу 36 элементов И - .код номера свободной страницы. С выходов групп 34 - 36 элементов И ука- з 5 занная информация через группы элементов ИЛИ 31-33 соответственно передает индекс страницы в регистр 28, маску блока - в регистр 29, номер страницы реальной памяти - в регистр 40 30, Таким образом, без участия операционной системы создаются условия для успешного ассоциативного поиска по заявке пользователя, 1 ей ключ входит в состав списка разрешенных 45 (совпадает с кодом регистра ключа 1).На выходах схем 24 - 26 возбуждаются сигналы совпадения единичного уровня....

Номер патента: 1265853

Опубликовано: 23.10.1986

Авторы: Бочков, Однолько

МПК: G11C 16/10, G11C 8/00

Метки: адреса, формирователь

...на прямой 17 и инверсный 16 адресные входы и если уровеньинверсного адресного сигнала такжеравен логическому целю, то с приходом на вторую шину 19 питания высоковольтных импульсов они через транзистор 4 пройдут на вход ключа 5, который будет открываться и пропускатьчерез себя программирующий ток, который разрушит программируемый элемент - плавкую перемычку 6. Если жеуровень инверсного адресного сигнала равен логической единице, то . 55ключ 5 будет закрыт и разрешенияпрограммирующего элемента - плавкойперемычки б - не произойдет,Таким образом, состояние программируемого элемента б будет соответствовать значению данного разрядаадреса дефектного блока.Нагрузочный элемент 7, первый 8и второй 8 инверторы служат для считывания состояния...

Номер патента: 1275422

Опубликовано: 07.12.1986

Авторы: Андерсон, Хохлов

МПК: G06F 13/00, G06F 7/00

Метки: адреса, ввода-вывода, кассеты, селектор

...селектора адреса в системе ввода-вывода программируемого контроллера; на фиг. 3 - вариант конкретного исполнения селектора на микросхемах 564 серии.Селектор содержит сумматор 1,блок 2 сравнения, входы 3 номеракассеты селектора, входы 4 типоразмера кассеты селектора, адресныевходы 5 селектора, выходы 6 номеракассеты селектора, выход 7 выборакассеты селектора. На фиг. 2 обозначены селектор 8 адреса кассеты ввода-вывода и процессор 9,Селектор адреса работает следующим образом.На входы 3 селектора поступаетдвоичный код, определяющий начальныйфизический адрес данной кассеты ввода-вывода в пространстве адресовсистемы ввода-вывода. На входы 4 селектора подается двоичный код, определяющий типоразмер кассеты, .т.е.величину области памяти,...

Номер патента: 1282140

Опубликовано: 07.01.1987

Авторы: Будовский, Ежова, Мироненко, Подвальных, Смирнова

МПК: G06F 11/28

Метки: адреса, зон, модификации, отладке, памяти, программ

...ОП. Далее с информационных входов/выходов 21 устройства адрес снимается.В режиме чтения данных на входе 17 записи устройства и соответственно на первом входе элемента И 3 присутствует потенциал высокого уровня, а на вход 18 чтения и соответственно на первый вход элемента И 4 поступает сигнал высокого уровня "ДЧТ". При этом на управляющий выход 21 устройства поступает потенциал низкого уровня, определяющий режим чтения из отладочной памяти, и производится чтение данных по адресу, установленному на выходах 24 и 25 устройства (адрес первой зоны отладочной памяти), на вход 22 данных устройства. Так как на управляющем входе коммутатора 1 формируется запрещающий потенциал низкого уровня, данные из отладочной памяти с входа 22 устройства через...

Номер патента: 1297045

Опубликовано: 15.03.1987

Авторы: Макаревич, Сапрыкин, Чирский

МПК: G06F 9/36

Метки: адреса, формирования

...на синхронизирующий вход 34 счетчика. В него по этому сигналу перезаписывается содержимое регистра 35 константы счета. Итак, устройство готово к работе в этом режиме после одного цикла загрузки адреса первого числа в регистр 1 адреса, М циклов загрузки счетчиков, М циклов загрузки регистров 35 и одного цикла перезаписи, Со следующего цикла на вход 12 подается сигнал, который открывает элемент И 5, на вход 13 подается сигнал, который проходит через элемент ИЛИ 6 и открывает эле- мент И 4, отсутствие сигнала на управляющем входе 9 настраивает мультиплексор 2 на подключение выхода сумматора 3 к информационному входу регистра 1 адреса. Сигнал с входа 8 проходит через открытый элемент И 5 и попадает на тактирующий вход 24 блока циклов 7,...

Номер патента: 1298746

Опубликовано: 23.03.1987

Авторы: Иванов, Романов, Солодова

МПК: G06F 9/36

Метки: адреса, микрокоманды, следующей, формирования

...15,1, 15.2,15.г, , 15,г условия переходасформированный в операционном автомате при выполнении текущей микрокоманды. Если происходит совпадениекода 14.1, 14,2, , 14 , 14,гусловий перехода с кодом 15,1,15,215,15.г условий перехода,то на выходе схемы 7 сравнения формируется положительный сигнал 16, который поступает на первые входы элементов И второй группы 4. В противномслучае, на выходе схемы 7 сравнениябудет отрицательйый сигнал 1 б. Впервом случае на входы регистра 1адреса через группу 2 элементов ИЛИи вторую группу 4 элементов Ипоступает код 11 второго адреса следующей,микрокоманды с выходом шифратора 5.Во втором случае положительный сигнал 17 разрешает прохождение на вхо.ды регистра исполнительного адреса1 через группу 2 элементов...

Номер патента: 1317478

Опубликовано: 15.06.1987

Авторы: Ахмеджанов, Бочков, Лазаренко, Лушников, Хван

МПК: G11C 8/12

Метки: адреса, блоке, выбора, памяти, резервированном

...следующим образом.В исходном состоянии программируемые элементы 1 и 2 памяти не запрограммированы, на выходе программируемых элементов 1 - логическая единица, элементы НЕИЛИ 5 и 6 заблокированы, на их выходе - логический нуль, При обращении к блоку памяти состояние на выходе программируемых элементов 2 памяти соответствует состоянию на их адресном входе Л,. Поскольку элементы НЕ-ИЛИ 5 и 6 заблокированы, осуществляется выборка основной ячейки 8 в соответствии с адресом на входе устройства, Логическая единица поступает на выход дешифратора 4, соответствующий комбинации входных адресных сигналов, а на все остальные выходы дешифратора 4 поступак)т логические нули. При контроле блока памяти 2возможно обнаружение неисправных ячеек памяти....

Номер патента: 1345201

Опубликовано: 15.10.1987

Авторы: Горшков, Заяц, Матвеев, Патрикеев, Терехов

МПК: G06F 12/00

Метки: адреса, вычислительной, сети, формирования, эвм

...блока 14, и на выходесхемы 3 сравнения формируется сигнал. При поступлении сигнала с третьего выхода распределителя 5 элемент И 18 открывает блоки 10 и 11,обеспечивая этим запись в регистры16 и 17 соответственно значения с выходов регистра 6 и блока 14, Такимобразом,. в регистре 17 находится зна чение времени обработки запроса впервой ЭВМ сети, а в регистре 16 за-,писана часть формируемого адреса первой ЭВМ сети (100).Далее с первого выхода распредели 45теля 5 осуществляется выдача очередного сигнала, по которому производится сдвиг значения регистра 6 и считывание времени обработки запроса изблока 14 памяти для следующей ЭВМ се ти. Информация с выходов блока 14вновь сравнивается с записанной в регистре 17 и при поступлении сигналас...

Номер патента: 1382781

Опубликовано: 23.03.1988

Автор: Рожков

МПК: B65G 47/46

Метки: адреса, грузов, записи, многоразрядного, считывания

...сн,Ительны,чш.30 .цв п; Ин.(ик,црс 1 с;(рдс гсц с(цтвс Г(ТВ Н)П(сЯ .1 с)МПЦЧКс, Что и) 5 ВЦ,1 Я(.Т КЦНТРЦ.ЛИРОВД ГЬ ПРДНИЛЬНЦСтЬ ЗсЛДПНОГО аЛРЕСДБ качестве упрдвляел(ы, клн)чей 7 и 8 могут, цдприънр, испцльзцвдться релс с магнитоупрзвляемыми к(ц(чдктдми. алаиларя ндличин) блокд Ч рд:лелитльны лиолцв и35 источника 11 пс рсмс ннцгц напряжения пц лнцм прцвцлу Нрлдются рдзнцпцлярные сигпдлы, вызы)знИис свеч( ние лву ламп инликз 1 црд 1, п;прим(.р чси(ых и нсссиы рззрялц( 4011 ри пр(хожлции гру онссшей полнски с акрпленным слресоносителем мил(о бло- КЗ 5 .(с)ПИИ с),РССс ВКЛКЧЗТСЯ ЛЗТЧИК 1 Е) начала записи и элемент 17 вылержки времени. В зависимое(и цт состояния элементов 2 памяти ) и.чи 1) происхолит ндмдгничиваниВ соответствующей...

Номер патента: 1387002

Опубликовано: 07.04.1988

Авторы: Викентьев, Дерябин, Силин

МПК: G06F 12/00

Метки: адреса, начальной, установки, формирования

...микропроцессор в момент начальной установки, Затем микропроцессор выдает на входы 3 соответствующий адрес области памяти, в которой должен находиться вектор начальной установки микропроцессора, Этот адрес, поступая на дешифратор 10, формирует на его выходе единичный сигнал, поступающий на входы 22, подготавливая открытие соответствующего из элементов И 20. Одновременно с этим через вход 2 на входы 21 приходит сигнал Чтение, который разрешает открыть соответствующий из элементов И 20, через который сформированный в регистре 19 начальный адрес программы выдается на выходы 24.Если пользователю необходимо произвести переустановку работающего микропроцессора, то для этого необходимо замкнуть соответствующий элемент 17, позволяющий...

Номер патента: 1408459

Опубликовано: 07.07.1988

Авторы: Гафаров, Ковалдин, Насонов, Титов

МПК: G11C 29/00

Метки: адреса, блоках, выборки, памяти, резервированием

...на информационных,входах б устройства, на одном из ре,зервных выходов 8 устройства появля,ется сигнал выбора (логическая "1"),на выходах элементов ИЛИ-НЕ 3 и 4 фор-,мируются сигналы, запрещающие работудешифратора 1, так как на входах 10,дешифратора устанавливается комбинация сигналов логического "О", котораяявляется запрещенной, на основнык40адресных выходах 7 устройства не происходит формирования сигнала выбора.При несовпадении резервного адреса,хранимого в блоке 2, с входными адресными сигналами логического "О" на выходах элементов ИЛИ-НЕ 3 и 4 формиру 45ются сигналы с противоположными логическими состояниями, которые являются разрешенными для дешифратора 1;устройство выборки адреса функционирует так же, как и в случае, когла...

Номер патента: 1416964

Опубликовано: 15.08.1988

Авторы: Балиашвили, Федин, Якубович

МПК: G06F 3/02

Метки: адреса, ввода, инициативного

...уровня от дешифратора, сбрасьгвается тот второй триггер, номеркоторого соответствует адресу на выходе счетчика. После этого схема переходит в исходное состояние. Если одновременно приходит несколько инициативных сигналов, то они обслуживаются в порядке следования их адресов.При увеличении числа каналовинициативного ввода устройства объединяются по соответствующим входам ивыходам, за исключением сигналаРЗРвх и РЗРвых, который представляетсобой последовательную цепь, т.е.сигнал РЗРвых предыдущего устройстваподключен на вход РЗРвх последующего (фиг.2),Прохождение сигнала РЗР по цепиблокируется при установке первоготриггера сигналом с его инверсноговыхода через вторую схему И 14.Устройство, стоящее в цепи первым,имеет наивысший приоритет и...

Номер патента: 1417002

Опубликовано: 15.08.1988

Автор: Нисневич

МПК: G06F 9/36

Метки: адреса, идентификации, модуля, периферийного

...с выхода которого блокирует элемент ИЛИ 1. Для проверки "отклика" устройства на вход 9 адреса подается при 50 своенное значение адреса, на выходе схемы 5 сравнения появляется единичный сигнал открывающий: верхнюю полавину элемента 2 И-ИЛИ б, с выхода которого поступает единичный сигнал на выход 19 готовности устройства.Далее проверяетсяотклик" периферийного модуля, для чего на вход 16 падается ситиал чтения, записывающий в триггер 4 "1" с выхода триггера 3,Сигналы с выходов триггера 4 открывают элемента И-НЕ 7, нижнюю половину элемента 2 И-ИЛИ б и закрывают верхнюю половину элемента 2 И-ИЛИ 6, одновременно выдавая нулевой сигнал навыход 12 для инициализации следующегов цепочке устройства, На выходе 14 выборки периферийного модуля...

Номер патента: 1462407

Опубликовано: 28.02.1989

Авторы: Инданс, Карнитис, Мелбардис, Якобсонс

МПК: G09G 1/16

Метки: адреса, видеопамяти, графического, дисплея, растрового, формирования

...с выхода счетчика 10 поступает на вход первого сумматора 7, где суммируется с адресом начального слова строки, поступающим с первого выхода регистра 5. Результат, который является физическим адресом ячейки видеопамяти в об", ласти хранения информации одной раст" ровой строки отображения, с выхода сумматора 7 поступает на первый вход второго мультиплексора 13. Сигнал коммутации адресов с входа 14 устройства подключают к выходам мультиплек 5чц 64сора 12 и 13 адреса с. их первых входов, поэтому адрес с вь,када первогосумматора 7 поступает на выход 6младших рязрядав Видеап ьмятию5В начале отображения каждого кадрасодержимое счетчиков О и 1 равнэ О,Отображение начинаетсяячейки в.ддеопамяти, адрес котароА записал врегистре 5. Последовательна...

Номер патента: 1465887

Опубликовано: 15.03.1989

Авторы: Будовский, Ежова

МПК: G06F 11/28

Метки: адреса, зон, модификации, отладке, памяти, программ

...проходят. Таким образом, чтениеветствейно потенциал низкого уровня данных из зоны отладо:ной памяти,на втором выходе дешифратора 1,1 - вы- ж;итируогей А 61. на шины Л/Д систе.";.бору зоны, имитирующей второй або- запрещено, что соответствует выбран нент А 62, ной кснфиг"рации Отлаживаемой систРДопустим, что на входы/выходы 19 мы (абонент Аб 1 - реальнь:.) т.е.устройства поступает с шин А/Д ЭВИ чтение информации пс указанном ад.адрес абонента А 61 После расшифров- ресу может происходить только из реки исходного базового адреса на пер. - ального абонента Аб ,вом выходе блока 11 формируется по В режиме записи данньг: на входетенциал низкого уровня, на втором - 18 чтения присутств ует потенциалвысокого уровня. Соответственно на низкого...

Номер патента: 1472903

Опубликовано: 15.04.1989

Автор: Коновалов

МПК: G06F 9/36

Метки: адреса, модификации, сети, цифровой

...адресом Ъ,Ъ Ь , ши, образом. если разряды аа афизического адПри взаимодействии абонентов с реса узла сети тождественно равны цифровой сетью связи используется соответствующим разрядам ЬЬ Ь , многолинейный интерфейс, Это значит, логического. адреса абонента, что в целях повышения надежности свя" 35 Например, если при и3 выходной зи абонент имеет воэможность подклю- узел имеет адрес 011, то при ш = 4 читься к сети (к узлам сети) с помо-. этот узел может иметь четыре абонента щью нескольких абонентских линий - с адресами 1100; 1101; 1110; 1111. линий доступа.,В этом случае при отка В свою очередь., эти же абоненты могут зе какой-либо линии доступа или узла 40 быть подключены к другому выходному сети, к которому подключен абонент, узлу...

Номер патента: 1483453

Опубликовано: 30.05.1989

Авторы: Кузнецова, Молчанов, Осипов, Толкачев

МПК: G06F 9/50

Метки: адреса, запроса, источника, формирования

...сигнал "1" разрешающий выдачуадреса инициатора запроса на выходы12 данных.Как только внешнее устройствоуправления возьмет на обслуживаниепоступивший запрос, на входы регистра 1 поступит адрес инициатора запроса, который по сигналу на входе14 записи записывается в регистр 1.В результате на вторые входы схемы 6сравнения поступает адрес инициатора запроса, который сравниваетсяс кодовой комбинацией, существующейна выходах счетчика 3 и представляющий собой также адрес инициаторазапроса.Таким образом, на выходе схемы 6сравнения появится сигнал "0", открывающий элемент И-НЕ 7, которыйчерез элемент И 2 разрешает прохождение тактовых импульсов на входсчетчика 3, и устройство продолжаетпоиск следующего запроса. Последующие запросы...

Номер патента: 1495803

Опубликовано: 23.07.1989

Автор: Коновалов

МПК: G06F 12/00

Метки: адреса, модификации, сети, цифровой

...13 устройства.Первый тактовый импульс с первогонь:хода генератора 2 производит опросну; ного разряда регистра 1 логического адреса, который содержит идентификатор типа получателя сообщения(узел сети илц абонент сети). Если внулевом рззряде ззп)сац 0 (низкигпотенциал нз сдиг(ичг(ом выходе разрядз), то первый тактовый импульс паявля "тсч цз выходе элемента И 3. В ре"зультзте через группу 9 элемег(тон И производится счцтинзцие содержимогос 1 - го по и-й разряды регистралогицескога адреса, при эточ цз выходе14 устройства (3 рчруетсг( и-разрядныйфиэчСкнй адрес па)учзте 1 я узпл("ие н(нэздич о эзнерщегии модификации лагическога адрес,г). ),раме тога,Го второму входу генераторатактов."15О э.)Гтс) Остзнор и устройство работу,...

Номер патента: 1501055

Опубликовано: 15.08.1989

Авторы: Бобкин, Бучнев, Горовой, Зимнович, Карпунин, Песоченко

МПК: G06F 9/36

Метки: адреса, динамического, преобразования

...резервируемых блоков и адресов резервныхблоков. Запись в блок 1 ассоциативной памяти ведется следующим образом,На вход 9 подается адрес резервируемого блока, код размера блока икод разрешения резервирования, навход 10 - код ядреса ячейки 13, покоторому разрешается запись в регистр14 адреса и размера резервируемогоблока и в регистр 15 адреса резерваэтой ячейки, На вход 11 подаетсяположительный импульс, по переднему 5 4Фронту которого адрес, код размераблока и код разрешения резервирования записываются в регистр 14 адреса и размера резервируемого блока,Затем на вход 9 подается адрес резервного блока, который заменяет резервируемый блок с адресом, хранящимся в регистре 14 ячейки 13, и навход 12 записи в регистр адреса резерва...

Номер патента: 1520527

Опубликовано: 07.11.1989

Авторы: Ручка, Тимонькин, Ткаченко, Харченко

МПК: G06F 12/00

Метки: адреса, вычислительной, локальной, сети, формирования, эвм

...в блоке 13 памяти, Элемент 2 сравнения сравнивает код текущего значения коэффициента загрузки ближайшей ЭВМ, поступающий на вход 20 устройства с пороговым значением. Если текущее значение коэффициента загрузки, ближайшей к устройству ЭВМ, оказалось меньше или равно пороговому, то на пврвом выходе элемента 2 сравнения - низкий уровень, а на его втором выходе - высокий уровень. При этом, если ближайшая к устройству.ЭВМ сети находится в работоспособном состоянии, то на входе 29 устройства присутствует сигнал высокого уровня. В результате этого на выходе элемента И 19 формируется единичный сигнал, по которому в регистр 16 заносится число 1000, что соответствует адресу ближайшей к устройству ЭВМ, Нулевой сигнал на выходе элемента И 18...

Номер патента: 1538171

Опубликовано: 23.01.1990

Авторы: Желудов, Рыжикова, Шеремет

МПК: G06F 9/34

Метки: адреса, идентификации, магистрального, модуля, узел

...через элемент И 7 поступает на тактовый вход триггера 5и передним фронтом устанавливает егов единицу, После этого процессорснимает код адреса Ао с магистрали20 адрес - данных и выставляет намагистрали данные, которые соответствуют новому адресу, присваемомуданному устройству, А, после чеговыставляет сигнал "Запись" на вход22, который через элемент И 8 поступает на тактовый вход регистра 1 адресамодуля, занося в него код А .При снятии процессором сигнала "Запись" на выходе элемента И 8 образуется нулевой сигнал, отрицательныйфронт которого устанавливает в нольтриггер 4, После этого процессор стакой же последовательностью сигналов обращается по адресу регистра 3вектора прерывания, который принадлежит к группе адресов данного...

Номер патента: 1541619

Опубликовано: 07.02.1990

Авторы: Жданов, Кухарь, Потапенко, Семенов, Сидоров

МПК: G06F 12/00

Метки: адреса, формирования

...на один такт сигнала МЕХ момент переключения страниц блока 2 памяти; так как команды перехода двухсловные, необходимо исключить переключение страницы до момента считывания второго слова команды перехода.После установки на входе-выходе 13кода команды перехода и последующегосчитывания микропроцессом адреса перехода происходит переключение страниц блока памяти в соответствии спредварительно закодированным адресомстраницы памяти в младшем байте КОПкоманды перехода.Режим блокировки ножного срабатывания. Ложное переключение страниц блока 2 памяти может произойти при появлении на входе-выходе 13 информации, имеющей в двух старших разрядах логические "1" (за исключением выполнения микропроцессором команд перехода).20 5 15416Такая...

Номер патента: 1552193

Опубликовано: 23.03.1990

Авторы: Ефимов, Зарецкий, Мазаник

МПК: G06F 12/06, G06F 13/00

Метки: адреса, памяти, файла

...и файлов следующего уровня и сравнения их с именем справочника 40 следующего уровня заданной последовательности, т.е. из следующего регистра 16 (или, если данный цикл последний, т,е. следующий регистр 16 содержит нули) сигнал с выхода элемента ИЛИ 22 пропускает адрес искомого. файла через группу 28 элементов И на выход 36 устройства и .поступает на выход 37 устройства, оповещая запросчика об окончании поиска адреса файла на внешнем носителе информации, т,е, об окончании работы устройства.Следует учесть, что справочники и файлы с одинаковыми именами, но отличающиеся по контексту справочников предыдущих уровней, не тождественны между собой,т,е, являются разными файлами и справочниками. Принцип 936поиска файла по таблицам справочников,...

Номер патента: 1562899

Опубликовано: 07.05.1990

Авторы: Рывкин, Якименко

МПК: G06F 3/02

Метки: адреса, замкнутого, коммутационного, матрицы, элемента

...кбюро технологическ ог. Могилев(54) СПОСОБ ОПРЕДЕЛЕНИЯТОГО КОММУТАЦИОННОГО ЭПЕМЕ Ф 2(57) Изобретение отчосится к вычислительной технике и может быть использовано в устройствах ввода информации в ЭВМ, Цель изобретения - повышение достоверности определения алреса скоммутированного элемента матрицы достигается эа счет считывания состояния вертикальных шин матрицы при возбуждении только горизонтальной шины, содержашей замкнутый элемент, адрес которого определен считыванием состояния горизонтальных шин матрицы при возбуждении ее вертикальных шин.ил,Генератор 6 нулейкальную шину матрицы элементов сигнал логич одновременно параллель тывает состояние гориз матрицы, запоминает ег горизонтальную шину ма мация на выходе паралл представляет...

Номер патента: 1569830

Опубликовано: 07.06.1990

Автор: Новокайдатских

МПК: G06F 9/34

Метки: адреса, идентификации, магистрального, модуля, узел

...ния является расширениеых возможностей, Узели адреса магистральногожит два блока сравнения,тоянного. кода адреса мор адреса модуля, двухмент И, двухвходовой элеим инверсным входом,постоянного кода адресауппу шин действующего кодаля, группу шин текущегомодуля, шину сигналоввыходную шину. 1 ил.Узел идентификации адреса магистрального модуля работает следующим образом.При подаче на шину 10 сигнала на 5 .1 стройки сигнала единичного уровня в регистр 4 адреса модуля осуществляется запись адреса, передаваемого по группе шин 8 действующего кода адре- са, для чего на группу шин 7 постоян ного кода адреса модуля подается адрес, код которого равен коду, выдаваемому источником 3 постоянного кода адреса модуля. При этом на выходе блока 1 сравнения...

Номер патента: 1608745

Опубликовано: 23.11.1990

Автор: Землянухин

МПК: G11C 8/10

Метки: адреса, дешифратор

...на 01 соответственно произойдет новое перераспределение потенциалов и токов в схеме, приводящее к появлению низкого потенциала на втором выходе 25 и высокого потенциала на остальных выходах 24, 26 и 27, Это обеспечивается тем, что к базам четвертого и третьего повтори- тельных транзисторов 10 и 9 будет приложен низкий потенциал, а к базам первого и второго повторительных транзисторов 7 и 8 - высокий. Быстрое появление высокого потенциала на первом выходе 24 будет обеспечено большим током, направленным на перезаряд паразитных емкостей узла и развиваемым в цепи первого эмиттера первого повторительного транзистора 7. При этом на базах первого и пятого ключевых транзисторов 1 и 5 потенциал понизится, а на базах второго и...

Номер патента: 1609739

Опубликовано: 30.11.1990

Авторы: Гайнуллин, Гатауллин

МПК: B65G 47/46

Метки: адреса, ввода, груза

...через элементы И 3 и ИЛИ 4 вводится к входной шине регистра 5 сдвига. Одновременно на выходе "2" блока 7 появляется импульс сдвига и код адреса с входной шины записывается в первые ячейки регистра сдвига. Пока датчик 8 не сработал от воздействия груза, устройство работает в режиме приема адресной информации, Поэтомусостояния входов элементов И 2 и 3 остаются прежними. При задании второгоадреса код адреса аналогичным образом записывается в первые ячейки регистра 5, а предыдущий код адресасдвигается на одйн шаг вправо. Такимобразом происходит запись адресов грузов, поступающих на сортировку.По мере продвижения грузов по конвейеру они доходят до датчика 8 путевого и воздействуют на него. При срабатывании датчика 8 от воздействиягруза...

Номер патента: 1621083

Опубликовано: 15.01.1991

Автор: Землянухин

МПК: G11C 8/00

Метки: адреса, дешифратор

...может быть использовано в полупровод 5 никовых эапоминающих устройствах, в устройствах вычислительной техники и автоматики.Целью изобретения является сниже-, ние потребляемой мощности дешифратора.На чертеже представлена принципиальная схема дешифратора.Дешифратор содержит элементы И, каждый из которых состоит из резистора .1, транзистора 2, диодов 3 первой группы, диодов 4 второй .группы, диода 5 смещения, прямые входы б, ин" версные входы 7, выходы 8, шину 9 питания.Дешифратор работает следующим об 20 разом.При поступлении кода адреса на прямые.и инверсные входы б и 7 в силу подключения к этим входам б и 7 катодов диодов 3 первой группы на катодах диодов 5 всех элементов И, кроме одного, произойдет снижение потенциала, так как на...

Номер патента: 1633408

Опубликовано: 07.03.1991

Авторы: Заяц, Степин, Яковлев

МПК: G06F 9/46

Метки: адреса, запроса, запросов, инициатора, обслуживания, формированием

...13 поступит адрес инициатора запроса. Это приведет к появлению на соответствующем выходе дешифратора 13 сигнала с уровнем 1.Адрес инициатора запроса поступает также на первые входы элементов И 11, а на первые входы элементов И 9 поступает формированный адрес со счетчика 6. Одновременно с адресом инициатора запроса на вход 15 поступает импульс сопровождения адреса (ИСА), который поступает на вторые входы элементов И 9 и 11. Эти элементы срабатывают и адрес, сформированный на счетчике 6, поступает на одни входы схемы О сравнения, а принятый адрес - на другие входы этой же схемы сравнения. Если адреса совпадают, то на выходе схемы 10 сравнения появляется уровень 1, который поступает на первый вход элемента И7. Импульс ИСА, пройдя элемент...