Патенты с меткой «адреса»

Номер патента: 1635208

Опубликовано: 15.03.1991

Автор: Мархасев

МПК: G11C 8/00

Метки: адреса, запоминающего, устройства, формирователь

...входы сброса которых являются входом сброса формирователя, а выходы - выходами формирователя, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей за счет программируСчетчики 1.1, 1,2 и 1.3 выдаютодин или группу разрядов адреса, впределах группы идет последовательныйперебор адресов,Иассив адресов можно рассматривать как пространство, имеющее и координат (по числу счетчиков), При пприеме в запоминающее устройство иконтроле массива информации, имеющего и характеристик, с числом в элементов по каждой характеристике коэффициент пересчета каждого счетчикадолжен быть равным в. При работе сизменяемым форматом информации могутприменяться счетчики с переменным коэффициентом пересчета,Например, для приведенной...

Номер патента: 1654828

Опубликовано: 07.06.1991

Авторы: Потапенко, Семенов, Сидоров

МПК: G06F 12/00

Метки: адреса, формирования

...адреса перехода микропроцессором 17 с шины 13 данных (фиг. 3,КЗ), устанавливается новый адрес страницы ПП. 25Регистр 11 задерживает на один тактсигнала МЕЛ момент переключения страниц узла 18 памяти (фиг. 3, К 7, К 8),так как команды перехода двухсловные,то необходимо исключить переключениестраницы до момента считывания второго словкоманды перехода,После установки на шине 13 .кода команды перехода и последующего считывания процессором адреса перехода происходит переключение страниц узла памяти в соответствии с предварительно закодированным адресом страницы памяти,в младшем байте КОП команды перехода.При двухстраничной памяти и при низком уровне сигнала на линии 12 к шине 13 подключается нулевая страницапамяти, при высоком уровне...

Номер патента: 1672526

Опубликовано: 23.08.1991

Авторы: Землянухин, Халявко

МПК: G11C 8/10

Метки: адреса, дешифратор

...к выходам 11 на бзэзх ключевых транзисторов 4 и катодах диодов 6 устанавливаются соответствующие уровни потенциалов логическ х сигналов, Это приводит к тому, что найдется одна из ячеек 1, в которой все ключевые транзисторы 4 будут заперты низким потенциалом на базах этих транзисторов 4 и все диоды 6 будут заперты высоким потенциалом нз катодах этих диодов 6. Например, при кодовой комбинации 000.00 будут заперты ключевые транзисторы 4 во всех ячейках 1. Соответственно токи источников тока через опорные транзисторы 2 замкнутся в шину 9 питания. Это приводит к тому, что при этом открыты все диоды 6 в ячейках 1, начинал со второй, через них ток входных источников сигнала буде потекать в выходные узлы, обеспечивая падение потенциалов нз...

Номер патента: 1679549

Опубликовано: 23.09.1991

Автор: Землянухин

МПК: G11C 8/10

Метки: адреса, дешифратор

...замыкается в катоды диодов 9 первых трех ячеек 1, так как все диоды 9 заперты, а распределяется между диодами 9 четвертой ячейки 1. При этом ток входных источников сигнала распределяет 5 10 и 5 30 35 40 ячейки 1 и выбору первого выхода 10 дешифратора.Формула изобретения Дешифратор адреса, содержащий ячейки, каждая из которых состоит из источника тока, ключевых транзисторов, опорного транзистора, гоуппы резисторов, матрицы из диодов, аноды которых подключены ксоответствующим разрядным шинам матрицы, а катоды - к соответствующим адресным шинам матрицы. эмиттер опорного транзистора соединен с эмлттерами ключевых транзисторов, коллектор соединен с первыми выводами резисторов группы и подключен к шине питания дешифратора, к шине нулевого...

Номер патента: 1705869

Опубликовано: 15.01.1992

Автор: Землянухин

МПК: G11C 8/00

Метки: адреса, дешифраторами, диодными

...потенциал на инверсном выходе устройства 20, во-вторых,появляется емкостной ток рабочего конденсатора 15: 50Ос-еВ 7личина емкости рабочего конден х где С сатор С2 величина суммарной паразитной ти, приведенной к базам одноэмитх транзисторов;о - амплитуда управляющего импулко терн са В - величина сопротивления резистВб - величина сопротивления базы тзистора;г - постоянная времени источниканала (определяет скорость изменениятенциала на выходах адресных инвертот - время.Как видно иэ вышеприведенногоношения, подбирая величины рабочегоденсаторэ, резистора постоянной вреисточника сигнала при определенныхтрофизических параметрах транзистормежсоединений можно получить требуток для достижения поставленной цели ор ра сиг- поров); соот- конмени...

Номер патента: 1713095

Опубликовано: 15.02.1992

Автор: Изосимов

МПК: H03K 5/153

Метки: адреса, изменения, обнаружения

...состоянря входа содержит первый 5 и второй 6 инверторы, выполненные на основе комплементарных МДП-транзисторов, первый 7 и второй 8 конденсаторы, причем первые выводы первого 7 и второго 8.конденсаторов соединены с выходами первого 5 и второго 6 инверторов соответственно, а их вторые выводы соединены с общимпроводом 9 детектора 1 изменения состояния входа, выводы, питания первого.5 и второго 6 инверторов соединены с выходом 10 питания детектора 1 изменения. состояния входа, общий вывод инверторов 5 и 6 соединен с общим проводом 9 детектора 1 изменения состояния входа, вход первого инвертора 5 соединен с входом детектора 1 изменения состояния входа, общий провод 9 каждого детектора 1 изменения состояния входа со. единен с общим...

Номер патента: 1716525

Опубликовано: 28.02.1992

Авторы: Байков, Кислинский, Коробко, Фомичева

МПК: G06F 12/04

Метки: адреса, памяти, формирования

...управляющими входами коммутаторов 4 и 5, второй и третий входы режима адресации 18 устройства соединены с входами установки в "1" и "0" триггера 9 соответственно. Инверсный выход триггера 9 соединен с первым входом элемента ИЛИ-НЕ 10, второй вход которого соединен с выходом переноса старшего из сумматоров 3 (Ь), выход элемента ИЛИ-НЕ 10 соединен с вторыми управляющими входами коммутаторов 4, Выход регистра 7 модификации соединен с входами дешифратора 8, выходы которого соединены с еторыми входами сумматоров 3,Дополнительно устройство (фиг. 2) содержит второй триггер 19, второй элемент , ИЛИ-НЕ 20, элемент И 21, регистр 22 формата элементов массиве (РФ) и коммутатор 23 переносов (КП). Информационные входы . 11 устройства соединены с...

Номер патента: 1777142

Опубликовано: 23.11.1992

Авторы: Кисель, Комлик, Неселовский, Фирсов

МПК: G06F 12/08

Метки: адреса, блока, замещаемого, памяти, формирования

...у которого число строк состав- ляет 4, а число колонок равно 64. На фиг, 1 представлена структурная схема устройства для формирования адреса замещаемого блока памяти; на фиг, 2 - таблица истинности преобразователя кода; на фиг. 3 - функциональная схема блока выбора адреса замещения; на фиг. 4, 5 - таблицы истинности ППЗУ, на которых реалиэован блок выбора адреса замещения. Устройство для формирования адреса замещаемого блока памяти (фиг. 1) содержит блок памяти 1, регистр 2, преобразователь кода 3, блок выбора адреса замещения 4. Введены следующие обозначения: адресный вход 5, синхровход 6, вход кода сравнения 7, вход битов отключения 8, выход 9,информационная связь 10,Блок памяти 1 хранит коды хронологии, отражающие точную...

Номер патента: 1820376

Опубликовано: 07.06.1993

Авторы: Андерсон, Катков

МПК: G06F 13/00, G06F 7/00

Метки: адреса, ввода-вывода, селектор

...подключается к второй группе входов сумматора2, являющимися адресными входами селекто. ра 1 с наименьшим адресом ввода-вывода, 40Выходы сумматора 2, являющиеся адресными выходами каждого предыдущего селектора 1, подключаются к адресным входампоследующего селектора 1 с большим адресом ввода-вывода. Выход переноса каждого 45предыдущего селектора 1 подключается квходу переноса каждого последующего селектора 1, Вход переноса селектора 1 с наименьшим адресом не подключается. На этомвходе за счет резистора 5 устанавливается 50 уровень логической единицы. На входы типоразмера каждого селектора 1 подается двоичный код, определяющий типоразмер модуля, т.е, величину области, занимаемой модулем в пространстве адресов ввода-вывода. Конкретно код...

Номер патента: 1827674

Опубликовано: 15.07.1993

Авторы: Байков, Кислинский, Коробко

МПК: G06F 12/04

Метки: адреса, памяти, формирования

...установленному на выходах 13 устройства, и одновременно на один такт по второму входу изгруппы управляющих входов 15 на управляющий вход регистра 2 поступает сигнал разрешения приема. По ближайшему синхроимпульсу очередной адрес принимается в регистр 2, с выходов которого поступает на выходы 13 устройства и на входы сумматоров 3, 4 для очередной модификации. При обслуживании очередного запроса абонента процесс повторяется, Дешифраторц 6, 9 и коммутатор 11 заблокированы выходным сигналом триггера 7 и не участвуют в работе.Если триггер 7 установлен в единицу, то на второй вход младшего разряда сумматора поступает сигнал, соответствующий уровню логического нуля. Однако разблокируются дешифраторы б, 9 и коммутатор 11. Вследствие этого...

Номер патента: 1637568

Опубликовано: 30.12.1994

Авторы: Габова, Плюснин, Портнягин

МПК: G11C 8/00

Метки: адреса, дешифратор

...37. Выходы 33 и 34 с подклю ченными к ним нагрузочными емкостямиостаются в заряженном состоянии до высокого уровня, так как транзисторы 1 - 3,5 за. крыты и транзисторы 17 и 18 тоже находятсяв закрытом состоянии. В результате гальваническая связь между выходами 33, 31 и 34, 32 через транзисторы 13, 17, 16, 12 и 14, 18, 19, 15.отсутствует, Транзистор 23 служит1637568 10 и 11 и закрываются все транзисторы 1-5, все транзисторы связи 6 - 9 переходят в закрытое, а первая и вторая строки заряжаются до напряжения шины 36, Необходимо 5 отметить, что в режиме программированияпотребляемая мощность дешифратором адреса возрастает за счет увеличения тока потребления от шины 36 и будет превышать потребляемую мощность в режиме считыва ния. 4....