Патенты с меткой «адреса»

Номер патента: 938408

Опубликовано: 23.06.1982

Авторы: Стоянов, Хорошунов

МПК: H03K 17/687

Метки: адреса, дешифратор

...первую ши-. ну 11 управления, транзистор 3 связи закрыт. На входные шины 9 при этом подаются низкие уровни напряжения и входные транзисторы 1 также заперты. Через открытый нагрузочный транзистор 2 осуществляется заряд до высокого уровня напряжения дополнительного конденсатора 8.По окончании действия сигнала выбора кристалла, нагрузочный транэис" тор 2 закрывается, на входные шины 9 подается адресная информация, а на вторую шину 12 управления подается сигнал, инверсный по отношению к сигналу выбора кристалла, Дополнительный выходной транзистор 7 открывает". ся, обеспечивая низкий уровень напряжения на выходной шине 13Состояние входных транзисторов 1 определяется адресной информацией. При этом возможны два случая, когда...

Номер патента: 955062

Опубликовано: 30.08.1982

Авторы: Богумирский, Цыганков, Чернаков

МПК: G06F 9/36

Метки: адреса, команды, формирования

...команд, не являющихся командами передачи управления, адрес текущей команды, находящийся в регистре 1, увеличивается в счетчике 12 (в простейшем случае на единицу) и в последующем такте через коммутатор 13 поступает в регистр 11.При выполнении команд условной передачи управления содержимое одного из регистров 2, номер которого задается в команде и поступает на адресный вход коммутатора 4 с третьего выхода регистра 1, поступает на первый вход схемы 6 сравнения. С четвертого выхода регистра 1 обнуляется счетчик 15 и разрешается выдача импульсов генератором 17, которые подсчитывает счетчик 15. Так как первый выход счетчика 15 соединен с адресным входом коммутатора 14, то на четвертый вход схемы б сравнения начинают последовательно...

Номер патента: 966695

Опубликовано: 15.10.1982

Авторы: Заблоцкий, Цесин

МПК: G06F 9/36

Метки: адреса, адресов, дисках, логических, магнитных, памяти, трансляции

...выход второго сдвигающего 1 фрегистра соединен с первым входом блокаэлементов И, управляющие входы сдвигающих регистров, коммутатора и второй входблока элементов И являются третьим входом узла, вторым выходом которого явля-щются выход элемента ИЛИ, входы которого соединены с выходом посЛеднего элемента И и с выходами знакового разрядавычитателей, входы уменьшаемого которых соединены с выходами регистров, чет.двертым входом узла являются входы вычитаемого вычитателей,На фиг 1 приведена структурная схема устройства для трансляции логическихадресов в адреса памяти на магнитныхдисках; на фиг. 2 - структурная схемаблока назначения; на фиг. 3 - функциональпая схема генератора расстановки;на фиг. 4 - функциональная схема блокауправления; на...

Номер патента: 966905

Опубликовано: 15.10.1982

Авторы: Агапкин, Куварзин, Феденко, Филатов

МПК: H03K 17/693

Метки: адреса, дешифратор

...71,а объединенные стоки зарядных МДП-транзисторов 10 и 11 подключены ко второй шине питания 32,МДП-транзисторы 1-5 представляютсобой приборы с индуцированным каналом, МДП-транзисторы 10 и 11 имеют нулевой уровень порогового напряжения,остальные МДП-транзисторы.- приборысо встроенным каналом. При использовании предлагаемого дешифратора адре"са в составе запоминающего устройствавходные шины 20-22 подключаются к шинам прямых и обратных адресов, входные шины 23 и 24 подключаются к шинампрямого и обратного адреса младшегоразряда, первая управляющая шина 25и вторая управляющая шина 26 подключаются соответственно к первой и вто"рой шине управления считыванием и программированием.Принцип действия дешифратора адреса заключается в следующем.В...

Номер патента: 970369

Опубликовано: 30.10.1982

Авторы: Дшхунян, Коваленко, Машевич

МПК: G06F 9/36

Метки: адреса, идентификации, магистрального, модуля, узел

...Число внешних выводов при реализации модуля в одном кристалле является важным фактором, определяющим процент выхода годных микросхем, их стоимость, надежность и последующую плотность упаковки на плате.Цель изобретения - сокращение объема оборудования магистрального модуля,Поставленная цель достигается тем, что узел идентификации адреса магистрального модуля, содержащий первую ,схему сравнения, выход которой соединен с выходом выборки узла, первая группа входов первой схемы сравнения соединена с первой группой адресных ф входов узла, содержит регистр адреса модуля, блок памяти и вторую схему сравнения, причем информационные входы регистра адреса модуля соединены с второй группой адресных входов узла 25 группа выходов регистра...

Номер патента: 1022165

Опубликовано: 07.06.1983

Авторы: Безруков, Запольский, Шкляр, Якушев

МПК: G06F 9/36

Метки: адреса, динамического, преобразования

...И группы, первые и вторые входыкаждого элемента И группы соединенысоответственно с выходом регистрауправления резервом и с соответствующим выходом ассоциативной памяти,вход регистра управления резервомсвязан с первым входои устройства,выход коммутатора соединен, с входоивыходного регистра адреса,На фиг. 1 изображена блок-схемаустройства динамического преобразования адреса; на Фиг, 2 - блок-схемаассоциативной памяти,Устройство динамического преобразования адреса содержит ассоциативнуюпамять 1; регистр 2 управления резервом группу элементов И 3, злеиентИЛИ 4, комиутатор 5, выходной регистрб адреса,Ассоциативная память 1 предназначе 1 на для хранения адресов резерва и .выдачи адреса резерва по соответствующему ему адресу отказа....

Номер патента: 1029179

Опубликовано: 15.07.1983

Авторы: Васильев, Гуарян, Давыдов, Коновалов

МПК: G06F 9/36

Метки: адреса, вычислительной, сети, формирования, эвм

...второго элементе И, выход и второй вход которого 55соединены соответственно с управляюшими входами второго и третьего блоковэлементов И и с вьходом второй схемы,сравнения, первая и вторая группы входов которой соединены соответственно с группами выходов второго регистра и блока памяти, группа входов которого соединена с группой информационных входов устройства, управляющий вход блока памяти соединен с управляющим входом регистра сдвига и с третьим выходом распределителя импульсов, группы выходов блока памяти и регистра сдвига соединены соответственно с группами входов второго и третьего блоков элементов И, управляющий вход третьего блока элементов И соединен с выходом последнего разряда регистра сдвига и с входом сброса...

Номер патента: 1034038

Опубликовано: 07.08.1983

Авторы: Завьялов, Медведев

МПК: G06F 9/50

Метки: адреса, приоритетное, шифракцией

...И, элемент ИЛИ и группу элементов ИЛИ 2.Недостатком данного устройства р) также является большой объем оборудования.Цель изобретения - сокращение количества оборудования.поставленная цель достигается ,25 тем" что приоритетное устройствос шифрацией адреса, содержащее регистр на триггерах, две группы элементов И, шифратор и элемент ИЛИ, причем выхо- . ды элементов И первой группы соедине ны с нулевыми входами соответствующих триггеров регистра, группа выходов шифратора является группой информационных выходов устройства, содер- жит группу элементов запрета, причем выход каждого элемента запрета соеди"З 5 нен с единичным входом соответствующего триггера регистра, единичный выход каждого триггера регистра соединен с первым входом...

Номер патента: 1038961

Опубликовано: 30.08.1983

Авторы: Портнов, Портнова

МПК: G08C 19/28

Метки: адреса, задания

...переключателях, 40 в группе. Все неподвижные контакты число которых соответствует числу поля Б у каждого переключателя групп объектов, а число позиций. на объединены, а объединенные выходы каждом переключателе - числу объек- подключены соответственно к вторым тов телеуправления в одной группе. и третьим входам блока 3 памяти,Длязадания адреса объектов теле по которым заносятся адреса групп управления на основе известного объектов и к входам элементов И 4 устройства при вводе команд от мно- и 5, Выходы блока 3 соединены с гопозиционных переключателей требу- входами блока 6 контроля, у которо- ется установить элементы памяти го выходы соединены с входами эленомеров объектов телеуправления, ментов 4 и 5. Выходы этих элементов число которых...

Номер патента: 1056195

Опубликовано: 23.11.1983

Авторы: Вежис, Фукс, Шляхтин

МПК: G06F 9/50

Метки: адреса, запроса, запросов, инициатора, объединения, формированием

...разрядов формируемого адреса инициатора запроса) выходы которых являются выходами данных устройств, а первые входы элементов И вторг.гй группы подключены к соответствующим выходам счетчика и к соот вет ст ву ющим уп ра ел яющим в ходам мультиплексора, выход которого 561952подключен к выходу объединенногозапроса устройства и к второму входуэлемента И, третий вход которогосоединен с выходом элемента ИЛИ,вхо 5 ды которого соединены с соответствующими информационными входами мультиплексора, при этом входы дешифратораявляются адресными входами устройства,- выходы дешифратора ( где= 1,М)1 О, подключены к Р-входам соответствующих триггеров группы, а (М+1)-ый выход дешифратора соединен с вторымивходами элементов И второй группы,причем 5...

Номер патента: 1062703

Опубликовано: 23.12.1983

Автор: Клышбаев

МПК: G06F 9/36

Метки: адреса, формирователь

...Тогда двоичное представление цифры "2" с выхода счетчика 1подается на элементы "ИсключающееИЛИ", так как при этом счетчик 3имеет нулевое значение. То из ПЗУ 5выбирается содержимое ячейки поадресу 101100.В таблице приведена "Прошивка"ПЗУ.Из таблицы находим, что содерб 5 ходом первого коммутатора, а выходподсоединен к входу установки счетчика адреса и к первому входу первого элемента ИЛИ, второй вход которого подсоединен к тактирующемувходу формирователя, выход первогоэлемента ИЛИ заведен на счетный вход-доПолнительного счетчика и на информационный вход второго дополнительного коммутатора, выход которогосоединен со счетным входом счетчика адреса, выход переполнения которого соединен с первым входом демультиплексора, второй вход...

Номер патента: 1068939

Опубликовано: 23.01.1984

Автор: Супрун

МПК: G06F 9/36

Метки: адреса, данных, формирования

...на двухразрядном кодовом входе 16 устройства сигналы на выходах дешифратора 8 отсутству45 ют. Отсутствие сигнала на первом выходе,дешифратора 8 настраивает . второй коммутатор 6 на передачу информации с выхода счетчика 1 на информационный вход регистра 3 индек. - са. Отсутствие сигнала на втором выходе дешифратора 8 закрывает второй элемент И 12, если отсутствует сигнал на втором управляющем входе 18 устройства. Отсутствие сигнала на третьем выходе дешифратора 8 запира ет первый элемент И 11. При отсутствии сигнала на первом управляющем входе 17 устройства первый коммутатор 5 настроен на пропускание информации с информационного входа 13 устройства на первый вход третьего коммутатора 9 и информационный вход регистра 4. Отсутствие сигнала...

Номер патента: 1068999

Опубликовано: 23.01.1984

Автор: Кугаро

МПК: G11C 8/10

Метки: адреса, дешифратор

...к схеме питания на адресных шинах фррмируются сигна" лы, соответствующие принятой адресной информации. В тех вентилях дешифратора, где сток хотя бы одного .транзи" стора, например транзистора 2, подключен к адресной шине, на которой установлен потенциал логического нуля, шина, объединяющая истоки транзисторов, разряжается через этот транзистор его затвор при этом подключен к шине адресного сигнала инверсного сигналу, тактирующему сток адресного транзистора, т.е. к шине на которой поддерживается потенциал логической единицы ), В выбранном вен" тиле дешифратора, то есть в таком вентиле, где все затворы транзисторов подключены к адресным шинам, имеющим потенциал логического нуля, на шине, объединяющей истоки транзисторов, сохраняется...

Номер патента: 1095242

Опубликовано: 30.05.1984

Авторы: Иванов, Косов, Савельев

МПК: G11C 29/00

Метки: адреса, доменной, памяти, поиска, страницы

...соответствующей метки времени, его третий вход - к шине управляющих сигналов 6, с которой поступает из контроллера потенциал разрешения добавления 1 в счетчик 3, его четвертый выход - к шине управляющих сигналов 6, с которой поступает из контроллера сигнал неравенства содержимого адресного регистра 1 содержимому счетчика 3, разрешающий прибавить 1 к содержимому счетчика 3 страниц.Выход пятого элемента И 12 подключен к первому входу второго элемента ИЛИ 16, второй вход которого соединен с выходом шестого элемента И 13. Первый вход шестого элемента И 13 соединен с шиной управляющих сигналов 6, с которой поступает из контроллера импульс соответствующий метки времени, а второй его вход соединен с шиной управляющих сигналов 6; с которой...

Номер патента: 1124300

Опубликовано: 15.11.1984

Авторы: Асцатуров, Безруков, Волкова, Запольский, Шкляр

МПК: G06F 9/36

Метки: адреса, динамического, преобразования

...в случае обращения к виртуальной памяти логический адрес поступает на первыйвход 10 устройства и помещается врегистре 4 логического адреса. Ин Одекс блока регистра 4 поступает впервый дешифратор 9, на выходе которого вырабатывается маска затребованного блока (наличие сигнала на1-й шине указывает, что затребован 451-й блок в странице). Ключ из регистра 1 ключа (Фиг.1), индекс страницы из регистра 4 логического адреса и маска затребованного блокаиз первого дешифратора 9 поступаютв ассоциативную память 2, где осуществляется ассоциативный поиск.Ассоциативный поиск происходит следующим образом, Ключ из регистра 1ключа поступает на второй вход первого компаратора 23 (фиг.2) в каждом канале 18, 18 18 гдеМ," число ячеек в ассоциативной памяти....

Номер патента: 1126954

Опубликовано: 30.11.1984

Авторы: Самарский, Фирсов

МПК: G06F 9/36

Метки: адреса, буферной, памяти, формирования

...соединс.ц с третьим адресным входом блока памяти. выход которого.и выход триггера соединены с вторым информационным входом первого муль-. типлексора, третий вьгход шифратора соединен с управляющим входом второ. го мультиплексора, второй информационный вход которого соединен с: вторым входом первого 1 лемс.цга И,1 1 строкаО2 строка трока трока де 1, 2 В табл. 1 п ки и ти. иру я корретой ан строк бу тся активносамчти (БП) Т абли од, записываемый в ячеики активнос 9 строки к которойпроисходит обращение ячеика 2 йка еика не изменяется е изменяетс не изменяется 0 е и.=меняетс бозначения: Х трокаой 4 О показано, какая В табл, БП является (кандитатом состояние н минимально актна удаление). провер выходы стся, триги намя ветстгера 5блока 1ти...

Номер патента: 1129153

Опубликовано: 15.12.1984

Авторы: Гинзбург, Пилевский, Радченко

МПК: B65G 47/46

Метки: адреса, грузов, записи, многоразрядного, считывания

...которогообъединен с входами датчика окончания считывания и кнопки принудительного сброса, выходы блока согласования сигналов соединены с одними извходов блока памяти и одним из входов пускового элемента, другой выходблока согласования сигналов соединенс другими входами блока памяти и пускового элемента, выход которого подключен к одним из входов сумматора,выходы которого через первчй усилитель подключены к. блоку записи адре-:са, при этом выходы блока памятиподключены к другим входам сумматораи входам дешифратора, выходы которого через второй усилитель подключены к индикатору выбора адреса и ключам выбора считываемого адреса.На Фиг.1 приведена Функциональнаясхема устройства; на фиг.2 - схемарасстановки приборов,Устройство содержит...

Номер патента: 1149256

Опубликовано: 07.04.1985

Авторы: Азизбеков, Попов

МПК: G06F 9/50

Метки: адреса, идентификации, магистрального, модуля

...и-й разрядными входами (и - разрядность адреса)группы адресных входов устройства,а выход компаратора является выходом выборки устройства, дополнительно введены триггер, три элемента И, два элемента И-НЕ и коммутатор, группа выходов которого является группой информационных выходов устройства, первая группа информационных входов коммутатора соединена с групп."й информационных выходов регистра адреса, вторая группа информационных входов коммутатора является второй группой входовданных устройства, управляющийвход коммутатора соединен с (и+1)-ымразрядным входом группы адресных входов устройства, а разрешающий входкоммутатора соединен с инверснымвходом первого элемента И и с выходом первого элемента И-НЕ, первыйвход которого является входом...

Номер патента: 1161944

Опубликовано: 15.06.1985

Авторы: Беспалов, Будовский, Мельник

МПК: G06F 11/28

Метки: адреса, зон, модификации, отладке, памяти, программ

...третий выход коммутатора соединен с входомрегистра исходного базового адреса, 40выход которого соединен с первымвходом схемы сравнения и первым входом третьего элемента И, выход регистра фиксированного базового адреса соединен с вторым входом схемы , 45сравнения, выходы равенства и неравенства которой соединены соответственно с первым входом четвертогоэлемента И и вторым входом третьегоэлемента И, вход установки присвоенного базового адреса устройства соединен с информационным входом регистра присвоенного базового адреса,выход которого соединен с вторымвходом четвертого элемента И, выходытретьего и четвертого элементов Исоединены соответственно с первыми вторым входами второго элемен- .Выход числа и младших разрядовадреса коммутации...

Номер патента: 1162377

Опубликовано: 15.06.1985

Авторы: Даниель, Жак, Жан-Луи, Жан-Пьер

МПК: G06F 9/36

Метки: адрес, адреса, виртуального, преобразования, реальный

...содержит блок 9, в котором . 30находится таблица Индикаторов подтверждения по отношению к функциональной группе в процессе выполне-ния дескрипторов сегментов, содержащихся в базовых регистрах, и блок 10 23управления доступом к центральной.памяти, позволяющий упРавлять либонормальным доступом,либо предвари .тельным доступом к таблице дескрип"торов сегмейтов, эа которым следует Зонормальный доступ в зависимости оттого, присутствует или нет в базовыхрегистрах дескриптор сегмента, опре"деленный в команде в процессе еевыполнения. сВиртуальный адрес поступает отодного из регистров 11 виртуаль-.ного адреса 11, находящегося вцентральном блоке. Этот регистр со"держит номер сегмента в процессевыполнения (двоичные элементы 8 а.-8)и смещение...

Номер патента: 1163355

Опубликовано: 23.06.1985

Авторы: Твердов, Юхневич

МПК: G11C 8/04

Метки: адреса, кода, формирования

...чертеже приведена схема устройства,Устройство содержит счетчик 1 адреса,первый 2 и второй 3 элементыИ, элемент ИЛИ 4, счетчик 5 записи,дополнительный счетчик 6 адреса, третий элемент И 7, тактовый вход 8,первый 9, второй 1 О и третий 11 управляющие входы, установочный вход12, одну 13 и другую 14 группы адресных входов, на которых формируются старшие и младшие разряды кода адреса соответственно. На выходе 2015 первого элемента И 2 формирует-.,ся сигнал обращения к запоминающему устройству 1,ЗУ) по адресу, установленному на выходах 13 и 14. Счетчики 1 и 5 имеют одинаковый коэффициент пересчета, равный и.Устройство позволяет формироватьтри вида последовательностей адресов обращения к ЗУ: номинальную,прикоторой каждый последующий...

Номер патента: 1182504

Опубликовано: 30.09.1985

Авторы: Федин, Якубович

МПК: G06F 3/02

Метки: адреса, ввода

...второй триггер 12, элемент согласования 13, нагрузочныйэлемент 14, пороговый элемент 15.Устройство работает следующимобразом. 20 25 В исходном состоянии ни одна изклавиш блока 5 не нажата, а триггеры12 и 10 находятся в сброшенном сосгоянии. Тогда на управляющий входгенератора и на синхровходы регистра 7 и триггера 10 поступает сигналнизкого уровня 0 , а на вход Разрешение выбора" дешифратора и управляющий вход блока ключей 8 подаетсясигнал запрета, соответственно 1"и "0". При этом все выходы дешифратора находятся в состоянии "1",индикация отсутствует. При нажатииоператором одной из клавиш блока 5сигнал "1" с прямого выхода Формиро-вателя подается на управляющий вход 40генератора и стробирующие входырегистра 7 и триггера 10,...

Номер патента: 1198526

Опубликовано: 15.12.1985

Автор: Павел

МПК: G06F 12/00

Метки: адреса, внешней, выбора, памяти

...обработанной ячейки внешней ступени запоминающего устройства )подключена к второй группе входов 15, - 15. К входов схемы 1 сравнения. Вход 16 запроса на выборку страницы подключен к входу элемента И 5. Выходы 17.1-17,М мультиплексора являются адресными выходами устройства. Устройство работает следующимобразом,В момент, когда внешняя запоминающая ступень может осуществитьзапрос на выборку соответственнона перенос новой страницы, в устройство выбора адреса запоминающейсистемы передается весь фронт входных запросов, которые передают всезапросы на передачу новой страницы,и все запросы на выборку выделеннойстраницы.Адреса вызванных запросомстраниц этогй фронта последовательно подаются на первую группу входов. 10.1 - 1 О.Ы сигнала и...

Номер патента: 1200290

Опубликовано: 23.12.1985

Авторы: Иньшина, Лукашис

МПК: G06F 9/36

Метки: адреса, формирователь

...на входе 7 сигнала предварительной записи информация в старшей части сохраняется. Изобретение относится к вычислительной технике, а именно к формирователям адреса, предназначеннымдля применения в цифровой вычислительной технике, которые могут бытьиспользованы при построении устройства с микропрограммным управлением,а также для управления запоминающимиустройствами.Цель изобретения - упрощение формирователя адреса за счет ликвидации соединений выходов регистраадреса с входами коммутатора,Предлагаемое схемное отделение15одной части от другой введением динамического 3-триггера обеспечиваетклапанирование сигнала. переноса ввиде перепада с "0" на "1" при работе в режиме счета двух частей. В результате.отпадает необходимость передачи...

Номер патента: 1203527

Опубликовано: 07.01.1986

Авторы: Супрун, Сычев, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/36

Метки: адреса, данных, формирования

...Я 2 4 ЗО 35 40 45 Я 55 ствуют, На группы входов 10.1 - 10.й.поступают коды адресов от внешнихабонентов - источников адреса.Выбор соответствующей группывходов 10, с ( с Е 1, и ) осуществляется по коду настройки с Группывходов 1 1, 1 мультиплексора 5. Выбранный адрес младшим (старшим) разрядом поступает на группу входов 15.1регистра 2 а старшим (младшим) - нагруппу входов 152 регистра 3.После этого по сигналу с входа11.3 осуществляется запись этойинформации соответственно в регистры 2 и 3. Выходные сигналы регистра2 через коммутатор 7 поступают навходы 16.2 разрядов группы адресныхвходов 16 блока 1.С выходов 16.1 регистра 3 кодстарших (младших) разрядов адресаданных также поступает на входы соответствующих разрядов блока 1.Если необходимо...

Номер патента: 1211726

Опубликовано: 15.02.1986

Авторы: Безруков, Волкова, Запольский, Костинский

МПК: G06F 9/50

Метки: адреса, динамического, преобразования

...адресов осуществляется с группы входов 9.При наличии режима переадресации (единичный сигнал на входе 1 1) и отсутствии диагностического режима 1 триггер 5 в "О" ) устройство осуществляет динамическое преобразование логического адреса страницы в соответствующий ему реальный. В этом случае текущий логический адрес, поступающий с входов 10, пройдя через мультиплексор 6, поступает на адресные входы блока 1, где осуществляется ассоциативный поиск. В случае успешного ассоциативного поиска реальный адрес поступает на первый выход ассоциативной памяти и далее через мультиплексор адреса 2 - в регистр 3 реального адреса и далее на выходы 12. Успешный ассоциативный поиск индицируется единичным сигналом на выходе одного из разрядов выходного...

Номер патента: 1224804

Опубликовано: 15.04.1986

Автор: Болотин

МПК: G06F 9/36

Метки: адреса, памяти, формирования

...регистров 1 и 2 ран".а разрядности Рд адресного слова устройства.Разрядность информационных входови выхода Р коммутатора связана сР следующим соотношением Рд = М Р,где М - количество информационныхвходов коммутатора.Выходы с первого по М-й второгорегистра имеют разрядность Р и подКключены к соответствующим входамкоммутатора 3.Формирование физического адресаосуществляется следующим образом,На вход 5 устройства поступаетлогический адрес, на входы 6 или 7 сигнал записи или считывания соответственно, адрес записывается в регистр 1 и его младшие разряды поступают на выход 9 устройства. Старшие разряды логического адреса в количестве и -" о 8 М поступают наст. р гуправляющий вход коммутатора 3 и управляют коммутацией на выход 8...

Номер патента: 1226439

Опубликовано: 23.04.1986

Авторы: Андерсон, Хохлов

МПК: G06F 13/00, G06F 7/00

Метки: адреса, ввода-вывода, кассеты, селектор

...в системе ввода-вывода программируемого контролера.Блок-схема селектора содержит входы 1 номера кассеты, адресные входы 2, выход 3 выбора кассеты, выходы 4 номера кассеты, блок 5 сравнения, сумматор 6, процессор 7.Селектор адреса работает следующим образом.Процессор 7 программируемого контролера формирует адреса кассет ввода-вывода, которые по шине 2 поступают на блок 5 сравнения. Если адрес на шине 2 совпадает с физическим адресом данной кассеты, поступающим на блок 5 сравнения по шине 1, то на выходе 3 блока 5 сравнения появится сигнал, разрешающий данной кассете ввода-вывода обмен информацией с процессором. На выходах 4 номера кассеты селектора адреса формируется физический адрес кассеты, имеющей следующий порядковый номер в...

Номер патента: 1234837

Опубликовано: 30.05.1986

Авторы: Ганитулин, Красильников, Попов

МПК: G06F 9/48, G06F 9/50

Метки: адреса, переменного, приоритета, шифрацией

...в "О" триггер 13. По приходу сигнала ответа по входу цикл работы устройства повторяется.Если для всех или ряда абонентов установлены одинаковые приоритетные коды, то обеспечивается последовательное обслуживание запросов, начиная с большего номера разряда регистра запросов.3 качестве блоков б и 10 могут быть применены устройства приоритета параллельного действия.Формула изобретенияУстройство переменного приоритета с шифрацией адреса, содержащее регистр запросов, входы которого являются запросными входами устройства, триггер, шифратор, выходы которого являются группой информационных выходов устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия за счет одновременного анализа кодов приоритета, устройство...

Номер патента: 1254482

Опубликовано: 30.08.1986

Автор: Богумирский

МПК: G06F 9/36

Метки: адреса, команд, формирования

...команды начинается с появления импульса на выходе элемента 7 задержки, по которому содержимое счетчика 2 увеличивается на единицу. Этот код и будет использован в качестве адреса следующей команды, если не произойдет запись информации в счетчик 2 с выходов коммутатора 4. После этого появляется импульс на выходе элемента 8 задержки. Этот импульс проходит через элемент И 6 только тогда, когда присутствует ненулевой код иа выходах коммутатора 1. Это возможно в случае, когда на входе 11 присутствует разре" 4822шающий сигнал, Прошедший через элемент И 6 импульс разрешает запись адреса перехода ". выходов коммутатора 1 в счетчик 2, изменяя адрес следующей команды.Цикл выполнения следующей команды начинается с подачи импульса на вход 12....