Устройство для модификации адреса зон памяти при отладке программ

(54) УСТРОЙСТСА ЗОН ПАМЯТИ(57) Изобретецифровой вычиможет быть испрограмм спецительных систеляется расширможностей за вто о содер- д четверОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР О ДЛЯ МОДИФИКАЦИИ АДРЕПРИ ОТЛАДКЕ ПРОГРАММ ие относится к области лительной техники и ользовано при отладке ализированных вычислиЦелью изобретения явние функциональных возчет обеспЕчения фиксиУ 7 У рования в соответствующеи зоне отладочной памяти информации, поступающей в реальный абонент в режиме обмена, что позволяет постоянно иметьдиагностическую информацию о текущемсостоянии объекта. С этой целью, кроме коммутатора 1, регистра адреса 2,первого 3, второго 4 элементов И,первого 5, второго б и третьего 9элементов И-НЕ, первого 7 и второго8 регистров присвоенного базовогоадреса, элемента 2 И-ИЛИ-НЕ 10, дешифратора 11 исходного базового адреса, первого 12, второго 13 и третьего14 элементов НЕ, первого 15 и рого 16 триггеров зон устройствжит четвертый элемент НЕ 33 итый элемент И-НЕ 32 с соответствующими связями. 3 ил.Изобретение относите к цифровой вычислительной технике и может быть ;использовано при отладке программ специализированных цифровых вычислительных систем (СЦВС).5Цель изобретения - расширение ,функциональных возможностей устройства за счет обеспечения отслеживания (запоминания) в соответствующей зоне10 отладочной памяти информации, поступающей в реальный абонент н режиме отладки с реальным абонентом.Кроме этого, информация, Фиксируемая параллельно в зоне отладочной15 памяти в режиме работы с реальнымабонентом, может использоваться как ,диагоностическая информация о теку. щем состоянии абонента в процессе отладки программ СЦВС н реальном масштабе время.На фиг. 1 представлена блок-схема устройства; на фиг,2 - функциональная схема коммутатора; на фиг,З - блоксхема варианта отлаживаемой системы. 25Устройство содержит коммутатор 1, регистр 2 адреса, первый 3 и второй 14 элементы И, первый 5 и второй 6 элементы И-НЕ, первый 7 и второй 8регистры базового адреса, третий эле,мент И-НЕ 9 элемент 2 И-ИЛИ-НЕ 10, дешифратор 11 базового адреса, первый ;12 второй 13, третий 14 элементы НЕ первый 15 и второй 16 триггеры ,зон вход 17 записи устройства, вход18 чтения устройства информационные входы-выходы 19 устройства, вход 20 пуска устройства, выход 21 записиустройства, вход 22 данных и информационный выход 23 устройства, выход 24 младших разрядов адреса устройст ва, выход 25 старших разрядов адресаустройства (базовый адрес), первый26, второй 27, входы задания базового адреса, первый 28, второй 29 входы зада. ния зоны подмены устройства, элемент 45 И-НЕ ЗО, элементы НЕ 31, входящие в состав коммутатора (Фиг. 2), четвертый элемент И-НЕ 32, четвертый элемент НЕ33, вход 34 записи устроиства. Блокотладочной памяти (ОП) (Фиг.3) содер жит элементы НЕ 35-38 и элемент памяти (ЭП) 39, выполненный на ИМС 185 РУ 5.Управляющий вход ЭП 39 через первыйэлемент НЕ 36 соединен с управляющим входом ОП, вход данных ЭП через 55второй элемент НЕ 37 " с входом данНых ОП, выход данных ЭП - с выходомданных ОП, нход старшего разряда адреса ОЛ соединен с прямым входом старшего разряда адреса и через третий элемент НЕ 35 - с инверсным входом данного разряда ЭП, вход младших разрядов адреса ОП соединен с прямым входом младшего разряда адреса и через четвертый элемент НЕ 36 с инверсным входом данного разряда ЭП, Вход ВК элемента ЭП подключен к шине потенциала высокого уровня.Рассмотрим Работу устройства на примере отладки СЦВС (фиг.З), содержащей микро-ЭВМ "Электроника В",имеющей интерФейс по ОСТ 11.305-903-80 и, например, дна абонента А 61 и А 62. При этом входы (выходы 19 устройства соединены с двунаправленной шиной адреса) данные ЭВМ, вход записи 17, вход 18 чтения и вход 20 пуска соединены соотнетственно с шинами записи (ДЭП), чтения (ДЧТ) и пуска (ОБМ) через согласующие элементы НЕ. Управляющий выход 21 записи устройства соединен с управляющим входом отладочной памяти. Вход 22 данных и информационный выход 23 данных устройства соединены соответственно с выходом и входом данных отладочной памяти, выход 25 старших разрядов адреса и выход 24 младших разрядов адреса устройства соединены соответственно с адресными входами старших и млад 1 ших разрядов блока отладочной памяти. Потенциал высокого уровня на выходе 21 устройства соответствует режиму записи данных в блок отладочной памяти, потенциал низкого уровня - режиму чтения из блока отладочной памяти.Вход 34 записи устройства соединен, например, с тумблером на панели управления устройства. Потенциал низкого уровня на входе 34 устройства соответствует разрешению записи в выбранную зону блока отладочной памяти, а потенциал высокого уровня - запрету записи в данную зону блока отладочной памяти.Допустим, что в данной конфигурации отлаживаемой системы отсутствует второй абонент А 62, т.е. к ЭВМ подключен реальный абонент А 61 и вместо второго абонента А 62 подключается зона блока отладочной памяти и определяемая базовым адресом, установленным на регистре 8.В начале работы в зависимости от конфигурации отлажинаемой системы по3 1.465887входам 28 и 29 производится установка та И 3 и входе элемента НЕ 33 формитриггеров 15 и 16 соответствующих руется запрещающий потенциал низкогозон блока оперативной памяти (БОП), уровня. На третьем и четвертом вхоимитирующей в процессе отладки соот- дах элемента 2 И-ИЛИ-НЕ 10 формирует-.ветственно первый А 61 и второй А 62 ся соответственно разрешающий потенабоненты. По входам 26 и 27 произво" циал высокого уровня и запрещающийдится установка регистров 7 и 8, оп- потенциал низкого уровня . Соответстределяющих соответственно базовый ад- веннс на выход 25 устройства черезрес зон отладочной памяти, выделенных 10 элемент НЕ 14 передается от регистрадля имитации первого и второго або базовый адрес лервой зоны ОП. Данентов. В рассматриваемом варианте лее с информационных входов/выходовсистемы с выхода триггера 15 на вто устройства адрес снимается.рой вход элемента И-НЕ 5 поступает В режиме чтения данных ца входезапрещающий потенциал низкого уровня, 15 17 записи устройства и соответствена с выхода триггера 16 на второй вход но на первом входе элемента И 3 прпэлемента И-НЕ 6 - разрешающий потен- сутствует потенциал ниякого уровня,циал высокого уровня. а на вход 18 чтения и соответственцоВ начале каждого цикла обмена - на первый вход элемента И 4 поступаетв адресной части цикла - на информа- сигнал высокого уровня ДЧТ", Прн20ционных входах/выходах 19 устройства этом, на управляющий выход 21 устрсй,устанавливается адрес, который через ства, независимо от сигнала на второмэлемент НЕ 31 коммутатора 1 переписи. входе элемента И 3 поступает потецвается в регистр 2, по переднему фрон- циал низкого уровня, определяющий рету сигнала "ОБМ", поступающему на 25 жим чтения из отладочной памяти. ивход 20 пуска устройства, производится чтение данных по адресу рСтаршие разряды адреса - базовый установленному на выходах 2 и 25адрес (в рассматриваемом примере один устройства (адрес первой зоны отларазряд адреса) поступает на вход де- дочной памяти), на вход 22 данныхшифратора 11 исходного базового адре- устройства. Так как на управляющем30са. Каждый выход дешифратора 11 соот- входе коммутатора 1 формируется за ветствует определенной зоне отладоч- прещающий потенциал низкого уровня,ной памяти. В рассматриваемом приме- данные из. отладочной памяти с входаре потенциал низкого уровня на пер устройства через элемент 30 ксм,вом выходе дешифратора 1 1 соответст- мутатора 1 на входы/выходы 19 устройвует выбору 30 ны Отладочной памяти, Э 5 ства и соответственно на пины ,/Д .-.оЛимитирующей первый абонент А 61, соот- не проходят. Таким образом, чтениеветствейно потенциал низкого уровня данных из зоны отладо:ной памяти,на втором выходе дешифратора 1,1 - вы- ж;итируогей А 61. на шины Л/Д систе.";.бору зоны, имитирующей второй або- запрещено, что соответствует выбран нент А 62, ной кснфиг"рации Отлаживаемой систРДопустим, что на входы/выходы 19 мы (абонент Аб 1 - реальнь:.) т.е.устройства поступает с шин А/Д ЭВИ чтение информации пс указанном ад.адрес абонента А 61 После расшифров- ресу может происходить только из реки исходного базового адреса на пер. - ального абонента Аб ,вом выходе блока 11 формируется по В режиме записи данньг: на входетенциал низкого уровня, на втором - 18 чтения присутств ует потенциалвысокого уровня. Соответственно на низкого уровня, а на вход 17 записивыходе элемента НЕ 12 и первом вы- поступает положительный с,гал "дЗП".ходе элемента И-НЕ 5 появляется по- На управляющем выходе 21 устройтенциал высокого уровня, а на выходе 50 ства при запрете записи в яон, отзаэлемента НЕ 13 и первом входе элемен- донной памяти, тепри поп.1э:тельта И-НЕ 6 - потенциал низкого уровня. ном уровне сигнала на входе 34, иНа выходе элемента И-НЕ 5, и первом управляющем входе коммутаторавходе элемента И-НЕ 9 Формируется как и в режиме чтения, сохраняетсяПОТЕНЦИаЛ ВЫСОКОГО УРОВНЯ, а На ВЫ ПОтЕНЦИаЛ НИЗКОГО УРОВНЯ, что СООтходе элемента И-НЕ 6, и втором входе ветствует режиму чтения из отладсчэлемента И-НЕ 9 - также потенциал ной памяти. Данные прочитанные из отвысокого уровня. При.этом, на выходе ладочной памяти по адресу, устансвэлемента И-НЕ 9, втором входе элемен; ленному на выходах 24 и 25 устройства5 14658 (адрес первой зоны), с входа 22 данных через коммутатор 1 на вход/выход 19 не проходят.Следовательно, и в режиме записи обмен с отладочной памятью по адресу реального абонента Аб 1 не происходит. Если в режиме записи на входе 34 устройства подан потенциал низкого урони (разрешение записи), то на управляющем выходе 21 устройства появится потенциал высокого уровня, и в выбр иную зону отладочной памяти по адр су реального абонента Аб 1 произойд т запись, т.е. продублируется обмен,15 п оизводимый в цикле записи с реальнм абонентом.Допустим, что при выбранной конфиг ации отлаживаемой системы (абонент А 1 - реальный, абонент Аб - имити 2 О р ется зоной отладочной памяти) на в одах/выходах 19 устройства в адресн й части цикла обмена с ЭВМ поступ ет адрес абонента Аб 2. По сигналуБМ", поступающему на вход 20 пуска, 5 .а рес переписывается в регистр 2, Пос е дешифрации старших разрядов адр са - базового адреса на первом не- в бранном выходе дешифратора 11 фор- . мяруется потенциал высокого уровня, н втором выбранном - низкого уровня, С ответственно на выходе элементов Н 12 и первом входе элемента И-НЕ 5 п является потенциал низкого уровня, а на выходе элемента НЕ 13 и первом входе элемента И-НЕ 6 потенциал высокого уровня, На выходе элемента ИНЕ 5 и первом входе элемента И-НЕ 9, формируется потенциал высокого уронн, а на выходе элемента И-НЕ 6 и в 1 ором входе элемента И-НЕ 9 потенциал низкого уровня. При этом, на выходе элемента И-НЕ 9, втором входе элемента И 4, входе элемента НЕ 33, четвертом входе элемента 10 формируется. разрешающий потенциал высокого уровня, а,на третьем входе элемента 10 - запрещающий потенциал низкого уровня,Соответственно с выхода регистра 8 через элементы 10 и 16 на выход 25 5 О старших разрядов адреса устройства пройдет присвоенный базовый адрес зоны отладочной памяти имитирующей абонент Аб 2, Далее с информационных входов/выходов 19 устройства адрес 55 снимается.В режиме чтения данных, как описано, на входе записи 17 присутствует потенциал низкого уровня, а на 87 6вход чтения 18 поступает положитель- ный сигнал "ДЧТ". При этом, на управ" ляющем выходе 21 устройства присутствует потенциал низкого уровня, соответствующий режиму чтения из отладочной памяти, и происходит чтение данных по адресу, установленному на выходах 24 и 25 устройства, на вход 22 данных устройства. Так как при поступлении сигнала "ДЧТ" на выходе элемента И 4, и соответственно на управляющем входе коммутатора 1 формируется разрешающий сигнал высокого уровня, данные с входа данных 22 устройства пройдут через коммутатор 1 на вход/выход 19 устройства.Таким образом, при выбранной конфигурации отлаживаемой системы про- г изошло чтение информации по адресу абонента Аб 2 из зоны отладочной памяти, отведенной для имитации абонента Аб 2,В режиме записи после снятия адреса на входах/выходах 19 устройства устанавливаются данные, на входе 18 чтения устанавливается потенциал низкого уровня, на входе 1 записи поступает положительный сигнал записи "ДЗП". Так как на выходе элемента И 4 присутствует потенциал высокого уровня, соответственно на выходе элемента И 4 формируется запрещающий режим чтения потенциал низкого уровня. При этом, на выходе элемента НЕ 33 имеем сигнал низкого уровня и независимо от уровня сигнала на входе 34 устройства - на втором входе элемента И 3 имеем потенциал высокого уровня. Соответственно на управляющем выходе 21 устройства имеем положительный потенциал, соответствующий режиму записи в отладочную память. В результате данные с входа/выхода 19 устройства через элемент НЕ 31 коммутатора 1 проходят на выход 23 данных устройства и далее записываются в отладочную память по адресу, установленному на выходах 24 и 25 устройства В результате при выборе адреса имитируемого абонента Аб 2 происходит обмен информацией между ЭВМ и зоной отладочной памяти, отведенной для имитации данного абонентаФормула и з о б р е т е н и яУстройство для модификации адреса зон памяти при отладке программ, со7 1465 держащее коммутатор, регистр адреса, первый и второй элементы И, первый, второй и третий элементы И-НЕ, первый и второй регистры базового адреса, элемент 2 И-ИЛИ-НЕ, дешифратор базового адреса, первый, второй и третий элементы НЕ, первый и второй триггеры зон, причем информационный вход-выход устройства через дЪустороннюю магистраль соединен с информационным выходом-входом коммутатора, входы записи, чтения и пуска устрой 1 ства соединены соответственно с пер-" вым входом первого элемента И, с первым входом второго элемента И и с вхо-, дом записи регистра адреса, выходы младших разрядов которого являются выходами младших разрядов адреса устройства, выход коммутатора соединен20 с входом регистра адреса и является информационным выходом устройства, вход данных устройства соединен спервым информационным входом коммутато ра, выход второго элемента И соединен 25 с управляющим входом коммутатора, пер" вый и второй входы задания базового адреса устройства соединены соответственно с входами первого и второго регистров базового регистра, выходыЗО которых соединены соответственно с первым и вторым входами элемента 2 ИИЛИ-НЕ, выход старших разрядов регистра адреса соединен с входом дешиф, ратора базового адреса, первый и вто. рой выходы которого соединены соответственно с входами первого и вто;рого элементов НЕ, выход первого эле 887 8мента НЕ соединен с первым входом первого элемента И-НЕ и третьим входом элемента 2 И-ИЛИ-НЕ, выход второго элемента НЕ соединен с первым входом второго элемента И-НЕ и с четвертым входом элемента 2 И-ИЛИ-НЕ, выход которого через третий элемент НЕ подключен к выходу старших разрядов адреса устройства, выходы первого и второго элементов И-НЕ соединены соответственно с первым и вторым входами третьего элемента И-НЕ, выход которого соединен с вторым входом второго элемента И, выход первого элемента И является выходом записи устройства, первый и второй входы задания подмены зоны устройства соединены с единичными входами соответственно первого и второго триггеров зон, пря" мые выходы которйх соединены с вторыми входами соответственно первого и второго элементов И-НЕ, о т л и ч аю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения запоминания в соответствующей зоне отладочной памяти информации, поступающей на реальный абонент, в устройство введен четвертый элемент И-НЕ и четвертый элемент НЕ, причем второй вход записи устройства соединен с первым входом четвертого элемента И-НЕ, выход третьего элемента И-НЕ через четвертый элемент НЕ соединен с вторым входом четвертого элемента И-НЕ, выход которого соединен с вторым входом первого элемента И..1 иВ ственного комитета но из 113035 Иосква, Ббретенжм и о 3;пскзя наб 9 ткрытиям при ГКНТ СССР д. 4 И