Устройство идентификации адреса периферийного модуля

(54) УСТРОЙСТВО ИДЕ ПЕРИФЕРИЙНОГО МОДУ (57) Изобретение о тельной технике и зовано в устройств с периферийными мо ретения является р РЕСА ТИФИКАЦИИ осится к в)числи сполья ЭВМ ожет быть их сопряжениулями. Цельюсширение фу зоб иоОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетВ 970369, кл. С 06 ГАвторское свидетел9 1149256, кл. С 06 Р нальных возможностеи за счет более полного использования адресного пространства и повышение быстродействия за счет совмещения во времени процессов инициализации и проверки перифе" рийных модулей. Поставленная цель достигается путем введения в устройство, содержащее регистр 2 адреса, триггер 3, схему 5 сравнения и элемент И-НЕ 7, элемента ИЛИ 1, триггера 4 и элемента 2 И-ИЛИ 6. Сигнал,на выходе элемента 2 И-ИЛИ 6 имеет смысл готовности устройства идентификации адреса в режиме записи (сигнал на входе 17) и готовности периферийного модуля в режиме чтения (сигнал на сф входе 16) . 1 ил.Иэ Обретение Относится к Вычислительной технике и мажет быть использовано в устройствах сопряжения ЭВМс периферийными модулями.Целью изобретения является расширение функциональных возможностей засчет более полного использования адресного пространства и повышение быстродействия за счет совмещения ва времени процессов инициализации и проверки периферийных модулей.На чертеже изображена схема устройства,Устройство содержит элемент ИЛИ 1, 15регистр 2 адреса, первый 3 и второй 4триггеры, схему 5 сравнения, элемент2 И-ИЛИ 6, элемент И-НЕ 7, подключаетсяк магистралям управления 8, адреса 9и данных 10 ЭВМ и имеет вход 11 и выхад 12 инициализации, шины 13 связи спериферийным модулем, выход 14 выбор.ки, вход 15 подтверждения выборки,входы чтения 16 и записи 17, вход 18сброса и выход 19 готовности. 25Устройство работает следующим образом. После выключения питания на вход 18 сброса устройства подается сигнал на чальной установки. На вход 11 инициализации устройства подается единичный уровень, если устройство не является первым в цепочке последовательна соединенных подобных устройств,35. и нулевой уровень, если устройство первое. После начальной установки на выходах 12 и 14 устройства поддерживается единичный уровень, Инициализация начинается с подачи нулевого уровня на вход 11 устройства. После этого на информационный вход регистра 2 адреса поступает адрес, присваиваемый периферийному. модулю, а на вход 17 устройства - сигнал записи, записывающий значение адреса в регистр 2 и устанавливающий триггер 3, сигнал с выхода которого блокирует элемент ИЛИ 1. Для проверки "отклика" устройства на вход 9 адреса подается при 50 своенное значение адреса, на выходе схемы 5 сравнения появляется единичный сигнал открывающий: верхнюю полавину элемента 2 И-ИЛИ б, с выхода которого поступает единичный сигнал на выход 19 готовности устройства.Далее проверяетсяотклик" периферийного модуля, для чего на вход 16 падается ситиал чтения, записывающий в триггер 4 "1" с выхода триггера 3,Сигналы с выходов триггера 4 открывают элемента И-НЕ 7, нижнюю половину элемента 2 И-ИЛИ б и закрывают верхнюю половину элемента 2 И-ИЛИ 6, одновременно выдавая нулевой сигнал навыход 12 для инициализации следующегов цепочке устройства, На выходе 14 выборки периферийного модуля появляетсясигнал, получив который, исправныймодуль подтверждает выборку по входу 15 устройства. Сигнал с входа 15через открытую нижнюю половину элемента 2 И-ИЛИ 6 поступает на выход 19готовности устройства,В отличие от прототипа для работы предлагаемого устройства не требу-,ется резервировать один из разрядоввхода 9 адреса в качестве служебного,Формула изобретенияУстройство идентификации адреса периферийного модуля, содержащее регистр адреса, триггер, схему сравнения и элемент И-НЕ, причем информационный вход регистра адреса является информационным входом устройства, выход регистра адреса соединен с первым входом схемы сравнения, второй вход которой является адресным входом устройства, выход схемы сравнения соединен с первым входом элемента И-НЕ, входы сброса регистра адреса и первого триггера соединены с входом сброса устройства, о т л и ч а ю - щ е е с я тем, что, с целью расширения класса решаемых задач за счет более полного использования адресного пространства и повышения быстродействия за счет совмещения процессов инициализации и проверки периферийных устройств во времени, в него введены элемент ИЛИ, триггер и элемент 2 И-ИЛИ, причем первый вход элемента ИЛИ является входом записи устройства, второй вход элемента ИЛ является входом инициализации устройства, третий вход элемента ИЛИ соединен с выходом первого триггера, с информационным вхо;. дом второго триггера, с первым входом элемента 2 И-ИЛИ и с вторым входом элемента И-НЕ, третий вход которого соединен с прямым выходом второго триггера, инверсный выход которого соединен с выходам инициализации устройства и с вторым входам элемента 2 И-ИЛИ, третий вход которого сое141 Составитель А.УшаковТехред Л.Сердюкова Корректор Г.Решетник Редактор Е.Копча Заказ 4066/47 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 динен с выходом схемы сравнения, четвертый вход элемента 2 И-ИЛИ соединенс прямым выходом второго триггера,пятый вход элемента 2 И-ИЛИ являетсявходом подтверждения выборки устройства, выход элемента И-НЕ являетсявыходом выборки устройства, выход эле.мента 2 И-ИЛИ является выходом готов 70024ности устройства, вход сброса второго триггера подключен к входу сброса устройства, вход синхронизации второго триггера является входом чтения устройства, выход элемента ИЛИ соединен. с входом синхронизации регистра адреса и с входом установки первого триггера.