Патенты опубликованные 30.07.1991

Номер патента: 1667040

Опубликовано: 30.07.1991

Автор: Рожков

МПК: G06F 3/02

Метки: ввода, информации

...элемента 7 появляется сигнал "1", Передним фронтом этого сигнала переключается счетчик 1,Следующим сигналом генератора 3 пелючается счетчик 2. на выходе мультиксора 4 появится сигнал со следующегоего входа. При втором цикле счетчика 2 снова срабатывает элемент 7 и происходит переключение счетчика 1, Эти переключения счетчика 1 будут происходить до тех пор, пока с выхода дешифратора 6 на выход мультиплексора 4 и входы элементов 7 и 8 не поступит сигналов "1". От этого сигнала на выходе элементов 7 появится сигнал "О", независимо от сигнала на ее втором входе. При поступлении на вход элемента 8 сигнала с первого выхода генератора 3 на ее выходе вырабатывается сигнал "0", Этот сигнал после задержки на элементе 9 запрещает работу генератора...

Номер патента: 1667041

Опубликовано: 30.07.1991

Автор: Юрченко

МПК: G06F 3/02

Метки: ввода, информации

...нажатий, но срабатывать будет элемент сравнения 10 адресного канала строк,Устройство может быть реализовано, например, на микропроцессорном наборе серии 1804 или 1816 (фиг. 2), Так как в данном случае матрица клавиатуры выступает не как транслятор сканирующих сигналов, что имеет место в двухконтактной клавиатуре, а как генератор состояния клавиш (нажата или нет какая-либо клавиша), то от микропроцессора требуется только восприятие сигналов клавиатуры и не требуется выдача на нее сканирующих сигналов. Сканирование клавиатуры осуществляется методом периодического опроса состояния кла виатуры, 16670415 10 15 25 30 35 40 45 50 55 Алгоритм работы микропроцессора должен обеспечивать выполнение следующих задач: выход в исходное состояние,...

Номер патента: 1667042

Опубликовано: 30.07.1991

Автор: Киселев

МПК: G06F 3/02

Метки: ввода, информации, коммутационная, панель, устройства

...сопровождающие код Хс(Ус) символа на выходах 33.В качестве элемента считывания информации может быть использован карандаш, имеющий наконечник из магнитного материала, либо палец оператора, помещаемый в позицию соответствующего символа (фиг. 7), Частота сигналов генератора 26 колебаний устанавливается равной 10, которая является резонансной частотой колебательного контура, образованного индуктивностьюэлементов 5 строки (столбца) и результирующей емкостью С элементов 11(выполненных в виде шин)строки столбца. В исходном состоянии уровни сигналов с усилителей блоков 19 и 20 будут определяться только активной составляющей суммарного омического сопротивления спиральных элементов 5 столбцов (строк) матрицы, поскольку при резонансе...

Номер патента: 1667043

Опубликовано: 30.07.1991

Авторы: Галкин, Чумаков

МПК: G06F 3/023

Метки: клавиатура

...головку в исходное положение.Таким образом, за счет принудительных фиксаций клавишной головки на заданное время и возвращение ее в исходное положение, а также за счет исключения при этом дребезга информационного сигнала повышается надежность клавиатуры.При отсутствии питания клавиатуры клавишные головки утоплены в прорезях верхней панели за счет собственного веса,основании клавишных головок, вытолкнут головки в исходное положение, что будет укаэцвать на готовность клавиатуры к работе, а также покажет возможные неисправности каналов (отсутствие исходного положения той или иной головки), При неисправности источников или приемников света или отсутствия модуляции излучения клавишная головка не будет фиксироваться (проваливаться) при...

Номер патента: 1667044

Опубликовано: 30.07.1991

Авторы: Ромбак, Яновский

МПК: G06F 3/05

Метки: ввода, информации

...И с прямого выхода триггера 10, запирает этот элемент И и запрещает прохождение импульсов от генератора 1 импульсов на вход второго б счетчика и на управляющий вход дискриминатора 8 через элемент 7 задержки, На инверсном выходе триггера 1, соединенном с первым входом второго 4 элемента И. в это время присутствует высокий уровень напряжения (уровень логической единицы), благодаря чему второй 4 элемент И пропускает импульсы с делителя 2 частоты на вход запуска АЦП 11. Первый же из этих импульсов запускает АЦП 11, который преобразует аналоговый сигнал второго измерительного канала. присутствующий на его информационном входе, в цифровой эквивалент, По окончании преобразования этот цифровой. эквивалент поступает на информационные выходы 19...

Номер патента: 1667045

Опубликовано: 30.07.1991

Авторы: Бурачевский, Заблоцкий, Шостак, Шпаков

МПК: G06F 5/01

Метки: нормализации, сдвига

...первому узлу 2 инвертирования.Второй шифратор 7 предназначен для формирования двоичного кода числа подряд идущих со стороны старших разрядов нулей в поступившем на его вход байте информации. Он может быть реализован аналогично первому шифратору 4.Узел 8 сравнения предназначен для выработки признака переполнения при левом арифметическом сдвиге, В нем происходит сравнение кодов нормализации и сдвига. Если код нормализации меньше кода сдвига или равен ему, то вырабатывается признак переполнения, Узел 8 (фиг. 3) состоит из двух схем сравнения, выходы которых обьединены элементом ИЛИ, Первая схема 22 сравнения осуществляет сравнение старших разрядов кода сдвига и кода нормализации. На выходе первой схемы 22 сравнения появится сигнал...

Номер патента: 1667046

Опубликовано: 30.07.1991

Авторы: Аспидов, Белков, Ковтун, Мисько

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...четырех букв осуществляется согласно табл, 1, в которой приведены настройки на реализацию типовых бесповторных функций,Функции реализуются следующим образом. р требуется реализовать фун1667046 Р 3 Тип реалиэуеыой Фу настроечньи си чение ов на входы 9 ) 10 ( 4 Х 4 х хс х Хс х хз хз хз хэ о о Х 4 1 о хэ э+2+22+1+1(1+ + 1 )91 хз хзХ 4 1 х хз а Хс хг хзХ 4 Х 2хг1 Хэ УЛЮ ДВА, ИЛИхзххэоо Х 2 Хг Х 4 хэ Х 2 Х 4 Хс х о хг 1 Х 2Х 4ХгохзХс Хс1 1хг хз% хз х 4 Х 4 хг хг хз хг хз Хс х И, СУИИА ПОЩс+12+ 91(91) (1+1)й+1) 91)ДУЛЮ ДВА, ИЛИохзх Хэ Х 4 х хг о хзХ 4 Хс хг хз х хэ х хэ хс хгХс хЪ о Х 4 1 хг хз Х 4 Хс Х 4 Х 2 Х 4 Х 2 Х 4 ооХ 4 хз выбирается произвольно.- значение сигнала настройх При этом согласно формуле функционирования1(Х 1, Х 4) Х 1 Х 2...

Номер патента: 1667047

Опубликовано: 30.07.1991

Авторы: Аникин, Дергачев, Джулгакова

МПК: G06F 7/02

Метки: сравнения, чисел

...50 раторы 2, где преобразуются в унитарныйкод. Сигналы с дешифраторов 2 поступаютна элементы ИЛИ 3, которые осуществляютформирование информационного слова.При этом все двоичные числа имеют "1" в55 определенных разрядах информационногослова. Большему числу соответствует "1" вразряде с большим номером, Несколькимодинаковым числам соответствует одна "1".В информационном слове "1" располагается в порядке возрастания; и-разрядные5 10 15 20 двоичные числа, определяющие нижнюю и верхнюю границы заданного диапазона, поступают на входы 81, 82,8 п и 91, 92,9 п соответственно формирователя 10 управляющего.слова. На выходах формирователя 10 формируется код заданного диапазона, Информационное слово и код заданного диапазона поступают попарно...

Номер патента: 1667048

Опубликовано: 30.07.1991

Авторы: Бандурин, Никулин, Соловьев

МПК: G06E 1/00, G06F 7/04

Метки: компаратор, оптоэлектронный

...2, время задержки линии 4 э выбирается изусловияХзд Тф+Тп,где кф, гп - соответственно время срабатывания фотоприемника 71 и переключателя 62.Рассмотренная несимметричностьобуславливает необходимость строгого выбора параметров линий задержки Зь 41 (1-1, 2) и длительность опорного импульса 1 о, Параметры управляемой линии 3 (1=1, 2) выбираются таким образом, чтобы ее время задержки тэь соответствующее управляющему сигналу, равному единице определялось бы выражениемхз 2(хф+хп),(3) 25При 0=1 устройство работает в режиме определения положения точки (координаты которой задаются числами Ох, Оу, Оср (Ог а соответствующем трехмерном пространстве (х, у, к) относительно наперед заданной 30 дискретной поверхности в этом пространстве21 = 1 (хьу 1 ),...

Номер патента: 1667049

Опубликовано: 30.07.1991

Авторы: Варшавский, Ерганзыев, Кондратьев, Юсов

МПК: G06F 7/04

Метки: сравнения, чисел

...сравнения появитсязначение логической единицы при р четном(Х=У=О) и значение логического нуля при рнечетном (Х=У), Логическая единица(ноль), установившаяся на выходе четной(нечетной)ячейкисравнения,устанавливаетна выходе всех последующих нечетных ячеек значение "О", а на выходе четных значение "1", вне зависимости от значенияпоследующих сравниваемых разрядов чисел Х и У. В результате на выходе устройства 6 будет зафиксировано соответствующеезначение, свидетельствующее о том, чтомножество единичных разрядов числа Х неявляется подмножеством единичных разрядов числа У,Допустим, что на выходе р-й четной (нечетнои) ячейки в результате сравнения установилось значение "0" ("1"), тогда, если 15 20 25 30 35 40 45 50(р+1)-й разряд числа Х не...

Номер патента: 1667050

Опубликовано: 30.07.1991

Авторы: Кухарев, Морозова, Шмерко, Янушкевич

МПК: G06F 7/04

Метки: булевых, логических, модуль, преобразований, функций

...первом такте суммирующий счетчик 8 переходит из состояния 1 1 в состояние О, О, В результате по перепаду сигнала из "1:" в "0" на первом входе узла 10 пересчета на его выходе формируется код 00, который сохраняется в течение (т) тактов.В т-м такте на выходе первой схемы 6 сравнения в результате совпадения кодов на ее входах формируется сигнал единичного уровня, поступающий на первый вход элемента ИЛИ 4 и далее с его выхода нэ первый вход узла 10 пересчета. В результате по заднему фронту этого сигнала на выходе узла 10 пересчета формируется код 01, который сохраняется до окончания (2" - г) - го такта, 166705045 50 55 В (2 п -т )-м такте на выходе второйсхемы 7 сравнения в результате совпадениякодов на ее входах формируется сИгнал...

Номер патента: 1667051

Опубликовано: 30.07.1991

Автор: Литвинов

МПК: G06F 7/04

Метки: классов, остаточных, системе, сравнения, чисел

...помощи многовхоляется значение ядра числа С, равного 5 довогоэлементаИ - НЕ, входы которогоподразности сравниваемых чисел, а во втором ключены к выходам сумматоров 5, а выходсумматоре вычисляется значение величины является выходом "Равно" устройства.Пусть задана СОК с основаниями Р 1= 9,ЬеГ . С выходов первого 9 и второго 10 Р 2=10.Р 3=11 идиапазоном Р=р 1 хр 2 хрз=10 =990, ортогональный базисами В 1 = 550, В 2 =сумматоров значения этих величин поступают на первые входы третьего сумматора 11, - .891, Вз = 540. Тогда М =-- 495 (причем2на второй вход 23 которого подается значесумматора 11 аким образом появится эна- - = - 5 имеем наэательна. В этом случае М = (Р - 1)/2, Вы 15 брав т =-4, т 2= О, тз= 5, имеем начение ядра суммы числа М и...

Номер патента: 1667052

Опубликовано: 30.07.1991

Авторы: Ткаченко, Харламов, Шарафутдинов

МПК: G06F 7/49

Метки: кодов, комбинационный, сумматор, фибоначчи

...- 2) - й разряд,Если только на входах -х разрядов первого и второго слагаемых есть единичный сигнал и есть сигнал переноса из ( - 1)-горазряда, то возникают единичные сигналы ряда сумматора соединен с первым входом переносов в ( + 1) - й и ( - 2) - й разряды. третьего элемента ИЛИ того же разрядаРассмотрим работу разряда сумматора сумматора, выход элемента ИСКЛЮЧАЮ- на примере. ЩЕЕ ИЛИ разряда сумматора соединен сДопустим, есть единичные сигналы на 5 первым входомтретьего элемента Итогоже входах -х разрядов обоих слагаемых и пе- разряда сумматора, выход четвертого реноса из(+2)-го разряда, тогда на выходе элемента ИЛИ ( + 2)-го разряда сумма- элемента 11 запрета будет единичный сиг- тора( =1- п, и - разрядность кода) соединал, на втором...

Номер патента: 1667053

Опубликовано: 30.07.1991

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: кодов, логарифмических, сумматор

...и 7 значения поступают на входы вычитаемого и уменьшаемогоблока 10 вычитания, на выходе блока 10вычитания формируется разность - С, которая содержит Й 1 целых разрядов и кдробных, в старших разрядов (- С 1) этойразности поступают на адресные входыблока 13 памяти, Р 2 последующих разряда(- С 2) поступают на адресные входы блока 14памяти.На первом выходе блока 13 памяти формируется функциявг(од 2 а 1, оя 2 а 2)-гаах 0 ой а 1, од 2 аг) .о 92(1+2= )о 92(1+2 1)На втором выходе блока 13 памяти формируется Р 1-разрядная функция2 - с 1+2 - с 1На выходе блока 14 памяти формируется величина С 212 чНа выходе суммы блока 11 сложенияформируется величина )од 2 В =: о 92 а 1+2 - с 1+ )о 92(1+2 ) + с 2,Если г 1= г 2 = О,1+2 с 1эта величина через блок...

Номер патента: 1667054

Опубликовано: 30.07.1991

Автор: Орлов

МПК: G06F 7/49, G06F 7/72

Метки: модулю, сумматор-умножитель, три

...элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18(19) формируется значение старшего (младшего) разряда суммыпо модулю три входных операндов.Одновремен ное наличие сигналов уровня "1" на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 (7) и И 14 формирует значащийстарший (младший) разряд модульного и роизведения на выходе элемента И 20 (21). Витоге на выходах элементов ИЛИ 22, 23 формируется результат заданной модульнойоперации,Формула изобретенияСумматор - умножитель по модулю три,содержащий первый и второй элементы ИС 5 10 15 20 25 30 35 40 45 50 55 КЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы ИЛИ и семь элементов И, причем входы старших разрядов первого и второго операндов сумматора - умножителя соединены с соответствующими входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,...

Номер патента: 1667055

Опубликовано: 30.07.1991

Авторы: Журавлев, Ирхин, Краснобаев, Куцый, Панков, Уваров, Фоменко

МПК: G06F 7/49, G06F 7/72

Метки: модулю, умножения, чисел

...второй элемент ИЛИ 7 на вход дешифратора 8, с выхода которого через соответствующий элемент ИЛИ первой 9 группы поступает сигнал на один из входов регистра 11, Далее сигнал поступает на второй управляющий вход 6 устройства и операнд В аналогичным образом проходит с выхода второго элемента И и через рассмотренные элементы на один из входов регистра 11. Сигнал, соответствующий ) д (в) = 0 проходит через элементы И 4 (3) при подаче сигналов на управляющие входы 5 (6) и запоминается в триггерах 23/22. Затем сумматор 24 по модулю два прид )в посылает сигнал на вторые входы элементов И первой 13 и второй 14 групп, Выходной сигнал коммутатора 12, соответствующий значению А, В (проб п), в унитарном коде поступает на первые входы К - го элемента...

Номер патента: 1667056

Опубликовано: 30.07.1991

Авторы: Паулин, Синегуб

МПК: G06F 7/50

Метки: запятой, плавающей, суммирования-вычитания, чисел

...Востается неподвижной, а мантисса А последовательно сдвигается на О, 1, 2; , и разря дов, в блоках и + 6, ., 2 п + 6 формируются,(и+ 1) 2 п - разрядные предварительные счммы Яп+2, Яп+3, , Я 2 п+2 при условии, что, мантисса А остается неподвижной, а ман, тисса В последовательно сдвигается на О, 1,, блоке 3 и поступает на третьи адресные, входы блоков 5, 62 п + 6, В результатеэтого на выходах заранее запрогрэммиро, ванных блоков 5, 6, , 2 п + 6 формируютсяпредварительные суммы 31, 32, , оп + 2,. которые обхразчют все возможные разности, В,2 - А.2, либо А.2 - В,2, либо суммых, УА,2" +В,2" в прямом,дополнительномилиобратном коде, как при Х 4 У, так и приХ У(вид операции и код чисел задаютсякомбинацией соответствующих логиче ских значений...

Номер патента: 1667057

Опубликовано: 30.07.1991

Авторы: Прохоров, Шатилло, Явиц

МПК: G06F 7/52

Метки: деления

...и остатка соответственно частного и остатка от первого вычисления. По окончании записи матрица деления готова к повторному вычис- . лению. Повторное вычисление начинается с момента установки разрядов делителя на входах. 1.1-1.(п) и разрядов делимого на входах 2,(-п+1)- 2,(п), а на входы 1,и, 2.п 2, (и) в повторном вычислении подаются сигналы "О".70 166705Через вреия Т переходного процесса в матрице деления частное и остаток от повторного вычисления устанавливаются на выходах соответственно5частного и остатка матрицы деленияи на соединенных с ними входах первых операндов компараторов частногои остатка, на входах вторых операндов которых установлены соответственно сдвинутые на один разряд вправочастное и на два разряда вправоостаток от...

Номер патента: 1667058

Опубликовано: 30.07.1991

Автор: Гурьба

МПК: G06F 7/52

Метки: деления, три

...т л и ч а ю щ е ес я тем, что блок формирования разрядов частного содержит четырнадцать элементов Ф о р мул а и зоб ретен ия 1. Устройство для деления на три, содери - 2жащее регистр, дешифратор и 3 блоков формирования разрядов частного, где и - разрядность делимого, входы дешифратора соединены с выходами первого и второго разрядов регистра, первый выход 25 дешифратора, первые и вторые выходы блоков формирования разрядов частного соединены с выходной шиной устройства, второй и третий выходы дешифратора соединены с первым и вторым входами соот ветственно первого блока формированияразрядов частного, первый и второй входы каждого последующего блока формирования разрядов частного соединены соответственно с третьим и четвертым выходами 35...

Номер патента: 1667059

Опубликовано: 30.07.1991

Авторы: Вариченко, Кодров

МПК: G06F 7/52

Метки: двух, умножения, чисел

...26 поступает мультиплексоры 30, 31 переключаются в пона вход адреса разрядного мультиплексора ложение, обеспечивающее поступление 16. что поиводит к появлению на выходах сигналов с входов Ь, Ь блока на входы Ь 1 , Ь блока сигналов "0". "1" на выходе 30 первого слагаемого третьего и - разрядного элементаИ 21 являетсятакжесигналомкор- сумматора 32 и сигналов "0" - на входы рекции по старшим разрядам на выходе 1 второго слагаемого и - разрядного сумблока, При этом на выходе ц блока форми- матора 31. П ри "О" на входе К блока руется сигнал блокировки по нулю в виде п - разрядные мультиплексоры 30, 31 пе- "1",При "1" на одном из входов а+1 или Ьл+1 35 реключаются в положение, обеспечиваю- (например Оа + - 1, Оь =О, т. е. при щее поступление...

Номер патента: 1667060

Опубликовано: 30.07.1991

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления

...соответственно образуется произведение в двухрядном коде(соответственно Ч/= У С 1,50 (Х 1-р) МР,Е=Х С 1).С помощью второго и третьего вычитателей 15, 16 вычисляется. очередной остаток по двухрядному коду предыдущего остатка Х, поступающему на входы уменьшенного и 55 вычитаемого первой группы вычитателя 15 свыходов 26, 28 первого и второго регистров 1, 2 остатка соответственно и по двухрядному коду произведения Ю (Х 1- р), поступающему на входы вычитаемого первой группытретьего вычитателя 16 с выходов 38 первой группы блока 13 умножения и на входы вычитаемого второй группы второго вычитателя 15 с выходов 39 второй группы блока 13 умножения. Второй и третий вычитатели 15,. 5 16 могут быть построены с использованием одноразрядных...

Номер патента: 1667061

Опубликовано: 30.07.1991

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения

...сумматора 7. На входах 19 и 20 устройства присутствует нулевая информация, обеспечивающая "нули" на информационном входе коммутатора 10 и на входе второго слагаемого сумматора 7.В первом цикле работы устройства в регистр 6 записывается дополнительный код множимого, младший разряд которого на (п+1) - м такте первого цикла при перенастройке коммутаторов 9, 10, 11 с выхода регистра 6 через коммутатор 11 подается на вход второго слагаемого блока 5, где суммируется с содержимым регистра 3 для дальнейшего участия в формировании (и+1) - го разряда результата, С выхода младшего разряда блока 5 значение этого разряда записывается в регистр 4,По окончании (и+1)-го такта первого цикла на вход 18 устройства подается потенциал, настраивающий...

Номер патента: 1667062

Опубликовано: 30.07.1991

Автор: Дорух

МПК: G06F 7/58

Метки: генератор, импульсов, потока, случайного

...которое поступает на вход вычитаемого вычитателя 6, навходе которого формируется число с 1 = пд 1 п(1- д) = и,- , которое поступает на входделителя. На выходе делителя 7 формирует 1 17ся число 1= - и - где а - заданныйапараметр логистического распределения.На выходе сумматора 8 формируется число,равное 1 =Р+ а 1 п -- , которое поступает1 - дна первый вход схемы 9.Генератор 11 формирует тактовые импульсы фиксированной частоты, которыепоступают на счетный вход счетчика 12, врезультате чего содержимое д счетчика 12увеличивается прямо пропорциональновремени, прошедшему с момента его обнуления. Содержимое 9 счетчика 12 поступаетна второй вход схемы 9,В момент равенства чисел 1 и 9 на вхо дах схемы 9 из схемы.9 через формирователь 10 на...

Номер патента: 1667063

Опубликовано: 30.07.1991

Авторы: Аржаной, Куракин, Полторак

МПК: G06F 7/62

Метки: аддитивной, импульсного, коррекции, сигнала, цифровой, частотно

...на вход установки в ноль счетчика 2, после чего счетчик 2 продолжает подсчет импульсов генератора тактовой частоты с нуля. Таким образом на выходах счетчика 2 формируется код числа М 1, пропорциональный периоду Т 1 = 101т 1 т 1 11(2)На второй вход устройства поступает код кор ре кции Р 2.Сформированный таким образом код Й 1 поступает на первый вход, а код Г 2 на.второй вход блока 3 микропрограммного управления (который, например, может быть выполнен в виде микро - ЭВМ), обеспечивающего их преобразование по формулеН - (3)Преобразование (3) в блоке 3 микропрограммного управления тактируется импульсами выходных сигналов генераторов 5и 6 тактовых частот соответственно 1 т 2. и АЗ, поступающих на прерывающие входы блока 3 микропрограммного...

Номер патента: 1667064

Опубликовано: 30.07.1991

Авторы: Танцоров, Черногуз

МПК: G06F 7/70

Метки: вероятностный, интегратор

...нения ц, Напряжение с выхода блока 11вычитания поступает на вход блока 6 вычитания.Блок 6 работает, непосредственно реализуя вычисления в соответствии с указанным выражением.. Случай запрещения метода статистиче- аналогового блока памяти и выходом второских испытаний и разрешения знакового ме- го блока усреднения, являющимся выходом тода наступает приусловии г 1-Я 1 1Ар 1 /2. интегратора, выход генератора тактовых Приэтомнавходпервыйблока 1 черезключ импульсов соединен с синхровходами пер под управлением сигнала, вырабатывае ваго и второго аналоговых блоков памяти, могосвыходаблока 14,поступаетнапряжение вход обнуления второго аналогового блока с выхода блока 9, равное величине центриро- памяти и вход задания начального значения вания...

Номер патента: 1667065

Опубликовано: 30.07.1991

Авторы: Коляда, Кукель, Ревинский, Селянинов

МПК: G06F 7/72

Метки: модулярной, системе, счисления, умножения, чисел

...части произведения, на информационный вход которого в это же время с выхода блока 10 задержки поступает код ф 1,ф 2 д - ) вследствие чего сумматор по модулю в 31.1 находит величину Н(В) = =1(В)+ Л (В)в( =1,2 К), Параллельно с этим модульные умножители 35,0 по модулю во и 35.1 по модулю т получают соответственно величины Но = МкНо(В)Но(А) во и ф Н(А)в ( = 1, 2, , К), которые записываются во вспомогательные регистры 37.0 и 37. (см, фиг, 4). По окончании. (Т + 2)-го такта группа блоков 18 суммирования вычетов получит набор вычетовЛо(С),Л 1(С) + й 1 (а 1,Р 1 ) 1 в,Лк(С) + йк(а - 1, Д - 1)вк, который на (Т + 3) - ем такте передается в блок 17 формирования старшей части произведения, На информационный вход блока 17 с вы 1667065 12хода...

Номер патента: 1667066

Опубликовано: 30.07.1991

Авторы: Коляда, Кравцов, Кукель, Селянинов

МПК: G06F 7/72

Метки: масштабирования, чисел

...целях формирования управляющих сигналов на сигнальных выходах 22 и 23 устройства содержимое первого регистра 9 сдвига ежетактно сдвигается в сторону младших разрядов по сигналу Гт = 1, подаваемому с тактового входа 5 устройства. При инициации в устройстве очередной операции содержимое первого регистра 9 сдвига логически складывается с подаваемым на его информационный вход двоичным кодом числа 2 с входа 3 масштаба устройства,т+где 1 - номер требуемого масштаба, Я 1 кк 2(1 = 1, 2, , и + 1), В результате (Т + 1 - 1)-й разряд первого регистра 9 сдвига устанавливается в единичное состояние,На первом такте операции масштабирования модулярной код ( ур 2 ".рк ) масштабируемого числа Х с информационного входа 1 устройства передается в блок 6...

Номер патента: 1667067

Опубликовано: 30.07.1991

Авторы: Алеев, Паламарчук, Потапенко

МПК: G06F 17/40, G06F 9/02

Метки: индикации, состояния, эвм

...импульса, сформированного элементами 47 и 48 в момент нажатия одной из перечисленных кнопок.Кроме того, этот отрицательный импульс (его задний фронт) поступая по цепи 15 на вход блока 2, устанавливает в единичное состояние по входу "С" триггер 35 РКС (флажок ввода). На этом первый этап режима "Ввод информации" заканчивается.На втором этапе этого режима ЭВМ выполняет цикл "Ввод" по отношению к РКС ВВ и определяет состояние "флажка" ввода (триггер 35) и если "флажок" установлен, выполняет цикл "Ввод" по отношению к РД В В (регистр 50). Работа устройства при этом происходит следующим образом. При обращении ЭВМ к программно - адресуемым регистрам устройства в цикле"Ввод" по магистрали процессора (группавходов/выходов 16 блока 2)...

Номер патента: 1667068

Опубликовано: 30.07.1991

Авторы: Бородина, Казаков

МПК: G06F 9/22

Метки: микропрограммное

...по заданному вектору (адресному входу блока 9 памяти адресов ветвления). Адресная информация поступает с выхода 40 первого конвейерного регистра 11, При этом адрес следующей микрокоманды определяется выходом блока 10 и может быть либо адресом следующей микрокоманды, либо осуществляется переход по адресу, записанному ранее в стек с разгрузкой последнего, либо переход по адресу с регистра - счетчика блока 10.Например: запись адреса ветвления по вектору 0 с переходом в следующий адрес микропрограммы, выходы 41 = 00, выходы 39 = О, выходы 38 = А, выход 46 = 1(условия не выполнены), выходы 49 = инверсии записываемого адреса ветвления.Запись адреса ветвления по вектору Р так же, но выходы 39 = Е,Запись адреса ветвления по вектору 0 с...

Номер патента: 1667069

Опубликовано: 30.07.1991

Авторы: Калоша, Качан, Ярмолик

МПК: G06F 11/25

Метки: микропрограммное

...записывается и подается на выходы устройства информация, представляющая собой значение очередной микрокоманды (фиг, 5), Регистр адреса также тактируется входным тактовым сигналом С, а устанавливается в нулевое состояние, как и выходной регистр 5, входным сигналом установки в начальное состояние (фиг, 1), Узел 6 управления тестированием в данном режиме управляющих сигналов не вырабатывает.Режим самотестирования. Данный режим обеспечивается значением входного управляющего сигнала Т = 1. При этом входной регистр 4 (фиг, 4) представляет собой генератор тестовой ПСП, которая с вцхода переноса Р (последний разряд регистра) по 166706910 20 35 40 исчерпывающего тестирования ПЛМ и бло- со ка памяти (комбинационной части устройст- не ступает на...