Патенты опубликованные 30.12.1986

Номер патента: 1280608

Опубликовано: 30.12.1986

Авторы: Айдемиров, Матвеева, Омаров

МПК: G06F 7/02

Метки: сравнения, чисел

...лишь на одном выходе блока приоритета, соот О ветствующем самому левому (по схеме) из его входов, на которые поданы единичные уровни, Этот сигнал свыхода блока приоритета поступаетна один вход соответствующего эле мента И 9, открывая его. После этого на информационную шину может бытьподан новый код для записи в соответствующий регистр 2. Запись производится подачей стробирующего импуль 20 са на вход 13. Этот стробирующийимпульс через открытый элемент И 9поступает на синхровход записи регистра 2, записывая в него информацию, поданную на шину 12, а поступая на вход сброса триггера 7,сбрасывает его в "0", После этогоблок 8 приоритета выбирает новый(самый левый иэ оставшихся) триггер7, открывает соответствующий эле-ф мент И 9 для записи...

Номер патента: 1280609

Опубликовано: 30.12.1986

Авторы: Поздняков, Хлюнев, Щирба

МПК: G06F 7/02

Метки: двоичных, разрядных, сравнения, чисел

...узлов 2 анализа, каждый из которых состоит из элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3, И 4 и НЕ 5. Устройство содержит также группы из и/2 элементов И б, - б и 7, - 7 входы 8, - 8, 9, - 9 ь,первого и второго чисел, вход 10 наращивания устройства, выходы 11 и 12,Устройство работает следующим образом.На входы 8, - 8 и 9 - 9 устройства поступают прямые значения разрядов сравниваемых чисел, причем Результат сравнения определяетсясоотношением более младших разрядов.Если А = В, то сигнал логическойединицы будет сформирован на выходе12 устройства. Формула изобретения Устройство для сравнения и-разрядных двоичных чисел, содержащее элемент ИЛИ и и узлов анализа, каждый из которых содержит элементы первый разряд является старшим, и .на вход 10 наращивания...

Номер патента: 1280610

Опубликовано: 30.12.1986

Авторы: Асташенко, Богданов, Гуляев

МПК: G06F 7/04

Метки: сравнения, чисел

...что приводит к формированию сигнала на выходе 19 45 "Больше" устройства. Далее импульс переполнения с выхода счетчика 3 устанавливает триггер 5 в единичное состояние и следующий импульс своим задним фронтом через элемент И 9 и 50 элемент 13 неравнозначности устанавливает триггер 7 в нулевое состояние, Тот же импульс через элементы И 11 и ИЛИ 14 останавливает генератор 1,Если А ( В, то устройство действу ет аналогично. При этом первым устанавливается в единичное состояние триггер 5, а триггер 6 в единичное состояние не переключается и потенциОал логической единицы остается на выходе 20 "Меньше" устройства.Если А = В, то переключение триггеров 4 и 5 происходит одновременно, на выходе элемента 13 неравнозначности сигнала логической...

Номер патента: 1280611

Опубликовано: 30.12.1986

Авторы: Брусницина, Мельникова, Мильто, Пугачев

МПК: G06F 7/38

Метки: вычислительное

...ь .,в обратном коде, нрезультат записывается в регистр 5,За третий машинный такт с выходарегистра 5 результат через сдвигатель 13 подается на один вход сумматора 12, а на его другой вход с регистра 1 через коммутатор 18 подается с. С вьгхода сумматора 12 полученное значение записывается в регистр 5 для считывания на выход устройства.Операция умножения двух чисел(фиг, 9) производится за один машинный такт следующим образом,На регистры 1 и 2 предварительнозаписываются сомножители. Число свыхода регистра 1 поступает черезкоммутатор 18 на один вход умножителя 10, а на его другой вход поступает число с регистра 2, С выхода умножителя результат записывается в регистр 3 и далее в регистр 5 для считывания на выход устройства,Операция сложения...

Номер патента: 1280612

Опубликовано: 30.12.1986

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: деления, избыточном, коде

...в нольв служебном такте) остается в нуле.В конце шестого такта по сигналу Споступающему на вход 36 устройства,инверсия состояния триггера 33 переписывается в триггер 8 и с выходапоследнего считывается сигнал Р 0=1.Если хотя бы один из старших разрядов суммы Р 1 отличен от нуля, тоРО=О и в триггер 32 запишется знакстаршего ненулевого разряда суммыР 1. По сигналу С 7 знак Р 1 перепишется в триггер 35. Если Р 0=1, то преобразователь 6 не пропускает делитель на входы сумматора 9, суммаР 1 проходит через элемент 22 задержки, сумматор 9 и записывается в регистр 19. Формирователь частного Формирует четверичную цифру частного. Цифра частного задерживается на один цикл в элементе 38 задержки, поступает на входы сумматора 39, где складывается...

Номер патента: 1280613

Опубликовано: 30.12.1986

Авторы: Варакин, Попов

МПК: G06F 7/52

Метки: деления, итерационного, конвейерное, типа

...е с я тем, что, с целью увеличения точности, оно содержит шифратор второй итерации, содержащий одиннадцатьэлементов И и двадцать элементовИ-ИЛИ, причем выходы старших разрядов с шестого по четырнадцатый, кроме знакового, первого блока формирования и суммирования кратных соединены соответственно с входами элементов И с первого по девятый шифратора второй итерации, выходы первого,второго элементов И-ИЛИ, инверсныйи прямой выходы первого элементаИ-ИЛИ, выходы четвертого и пятогоэлементов И-ИЛИ, инверсный и прямойвыходы шестого элемента И-ИЛИ, выходы седьмого и восьмого элементовИ-ИЛИ, инверсный и прямой выходы четвертого элемента И, выходы девятогои десятого элементов И-ИЛИ, инверсный и прямой выходы второго элемента И, прямой выход...

Номер патента: 1280614

Опубликовано: 30.12.1986

Авторы: Ваврук, Заячкивская, Лабяк, Равский

МПК: G06F 7/544

Метки: вычисления, функции

...умножения кодов первого 1 и второго 2 входных регистров (шхг), записанные в ПЗУ умно- жителя 4, поступают на входы второго умножителя 5, на первые входы которого поступает код с третьего регистра 3 (А,В,С,П). Результаты умкожекя с второго умножителя 5 поступают на вход блока формирования результата, .на сумматоре 32 складываются или вычитаются с содержимым регистра 34 и в зависимости от управляющих входов записываются в один из четырех регистров блока 33 регистров сумматора Затем осуществляется переключение коммутатора 8 и производятся вычисления значений для другой функции (яп или соя) нри тех же значениях на выходе регистра 3 и запись в другой регистр блока 33 регистров2 Хш 1Формирование Асоя -- в момент32с (фиг,4 е,к) и запись...

Номер патента: 1280615

Опубликовано: 30.12.1986

Авторы: Домбровский, Дуда, Опаец

МПК: G06F 7/552

Метки: варианты, возведения, двоичных, квадрат, чисел

...черезтретий элемент ИЛИ 19, элемент 7 задержки и во втором такте через четвертый элемент И 15 открывает группу 20элементов И 3, через которую содержимое счетчика 1 и триггера 17 передается на группу входов сумматора 2со сдвигом на два разряда влево, т.е,учетверенное значение. Кроме того, 25импульс с выхода четвертого элементаИ 15 устанавливает второй триггер 18в единичное состояние, вследствиечего на его прямом выходе возникнетединичный, а на инверсном выходе - 30нулевой сигналы. Если после второготакта в счетчике 1 находится нулевоечисло, то на выходе второго элементаИЛИ 6 нулевой сигнал и процесс вычисления прекращается,35Если для первого импульса послевторого такта в счетчике 1 находитсяненулевое число, то с приходом второго...

Номер патента: 1280616

Опубликовано: 30.12.1986

Авторы: Биушкин, Валов, Герасимов

МПК: G06F 7/552

Метки: возведения, квадрат

...импульсу С 2 в счетчик 2 запишестя единица, которая с учетом смещения разрядной сетки данных счетчика 2 относительно накапливающего сумматора 4 и единицы в его младшем информационном разряде образует выражение (2), используемое на следующем шаге вычисления функции.Если значение входного кода аргумента Х меньше выходного кода счетчика 2, т,е, А(В, то нулевым сигна1280616 3лом с выхода "больше" схемы 1 сравнения инверсные выходы счетчика 2 через вторые информационные входы мультиплексора 3 подключатся к Истаршим разрядам информационного вха 5 да накапливающего сумматора 4, а на его вход переноса поступит единичньп сигнал, который образуется путем инвертирования нулевого логического сигнала с шины 11 информационного 10 нуля в...

Номер патента: 1280617

Опубликовано: 30.12.1986

Авторы: Глущенко, Дудыкевич, Котыло

МПК: G06F 7/556

Метки: вычисления, логарифмической, функции

...и (2) и интегрируя с учетом прецелов интегрирования, получимг/р = 2 1 х/1 1г = 2 Г 1 х.(3) (4) С целью уменьшения погрешности используют схему сравнения кодов, счетчики 2 и 3, накапливающий сумматор 5, импульсный вычитатель 15 и импульсньй сумматор 11, Приращение Йч импульсной последовательности ст, поступающей на вход счетчика 3, вызывает на выходе схемы 6 сравнения кодов приращение Йз импульсной последов;,телъности з. Накапливающий сумматор 5 использован в качестве второго управляемого дели: теля частоты, работа которого описывается выражением РЙв = Йь2 л(6) где и - разрядность группы информационных входов накапливающегосумматора 5;Йз - приращение входной импульснойпоследовательности второго управляемого делителя частоты;4 з -...

Номер патента: 1280618

Опубликовано: 30.12.1986

Авторы: Галеев, Гусев, Дапин, Кренгель, Кузнецов, Песошин

МПК: G06F 7/58

Метки: генератор, случайных, чисел

...Целью изобретения является повышение надежности съема информациии качества формирования случайныхчисел.Поставленная цель достигается тем,что в генератор случайных чисел, содержащий датчик случайных импульсови датчик псевдослучайных чисел, введены генератор импульсов, блок элементов И, элемент ИЛИ, выход которогосоединен с тактовым входом датчикапсевдослучайных чисел, первый входэлемента ИЛИ соединен с выходом датчика случайных импульсов, второй входэлемента ИЛИ соединен с выходом генератора импульсов и объединен свходом блока элементов И, группы вхо-.дов которого соединены с соответствующими выходами датчика псевдослучайных чисел, а выходы блока элементов И являются выходами генератора.На фиг. 1 изображен генератор случайных...

Номер патента: 1280619

Опубликовано: 30.12.1986

Авторы: Галеев, Гусев, Дапин, Кренгель, Песошин, Якимов

МПК: G06F 7/58

Метки: генератор, псевдослучайных«, чисел

...обновлением информации в Е разрядах за такт рабо:ы.Предварительно в генератор заносится начальное состояние (цепи синхронизации и установки в начальное Ю состояние на фиг. 1-7 не показаны). С приходом тактового импульса генератор псевдослучайных чисел переходит . в следующее состояние. Период смены1 Чсостояний Т=2 -1, т.е. генератор фор мирует последовательность максимальной длины (М-лоследовательность),Доказательство этого утверждения разберем на примере работы 7-разрядного (п=7) генератора псевдослучай ных чисел. Из таблицы выберем 1=4.Матрица А, описывающая работу генератора псевдослучайных чисел, бу, дет выглядеть следующим образом: 10 Зили 711 2 или 915 1,4,7 8,11 или 14 Построим 7-разрядный генератор псевдослучайных чисел с...

Номер патента: 1280620

Опубликовано: 30.12.1986

Автор: Кирий

МПК: G06F 7/58

Метки: вероятностный, импульсов, распределитель

...т.е. выходов, для которых содержимое сумматоров отлично от нуля, Для тех Выводов многополюсника, содержимое соответствующих сумматоров которых равно нулю (нерабочие выходы), производится изменение на величину, равную и, Одновременно как для рабочих, так1280620 у,у у, у,у,чу, у у,у,ч 1г 3 2=УУУУУ 2,=У,У У ЧУ где 2,2 2" 2 ь ф г 3 преобразователяственном с весом выходы соответ2 и 2 10 8 описывается Работа делителей Р,=1, если где А =О, А. ои длянерабочих выходов необходимоосуществлять корректировку тех сумматоров, которые не связаны с управляемым выходом. Корректировка вызванасоблюдением условия нормировки, чтобы сумма вероятностей по всем выходам оставалась равной единице приподаче любого числа управляющих сигналов,Вероятностный...

Номер патента: 1280621

Опубликовано: 30.12.1986

Авторы: Баканович, Волковец, Епихин

МПК: G06F 7/58

Метки: генератор, процесса, случайного

...равным нулю, На этом новое случайное испытание заканчивается и унитарный код вновь поступает на шифратор 11. Далее про. цесс формирования случайных кодов повторяется.Для настройки генератора на воспроизведение требуемой Функции распределения вероятностей цеобход 11 мо в группу 9 регистров памяти блока первого УВП занести коды, определяющие вид этой Функции и ее числовые характеристики. Расчет этих кодов производится исходя из набора вероятностей, аппроксимирующих госпроизводимую функцию распределения вероятностей, по формуле;адР мин"где К, - управляющий (начальный) код1.-го счетчика, обеспечивающий появление сигнала о цулевом состоянии ца выходез.-го счетчика с вероятностью Р.;1К - максимальный у.равлялцц 1вакс. разрядность счетчикаР, -...

Номер патента: 1280622

Опубликовано: 30.12.1986

Авторы: Бондаренко, Лихошва, Скорина

МПК: G06F 7/62

Метки: двух, импульсных, последовательностей, суммирования

...Первый импульс второй импульсной последовательности поступает с второго информационного входа устройства на вход установки в единицу триггера 2 и запоминается в нем, Сигнал уровнем логической единицы поступает с выхода триггера 2 на первый вход элемента И 8, разрешая прохождение импульсного сигнала с второго выхода генератора 9 тактовых .жпульсов через элементы И 8 и ИЛИ 5 на вход сложения реверсивного счетчика б. Этим же импульсным сигналом с выхода элемента И 8 производится установка триггера 2 в ноль, подготавливая его к приему следующего импульса второй импульсной последовательности.При одновременнои подаче импульсов двух импульсных последовательностей на информационные входы устройства на выходе элемента ИЛИ 5 они...

Номер патента: 1280623

Опубликовано: 30.12.1986

Авторы: Жаботинский, Малышев

МПК: G06F 7/64

Метки: дифференцирующее

...на точках О, 1, , и.Поэтому многочлен Р(х) степени ш и,который дает наилучшее среднеквадратическое приближение функции, принимающей в точках О,. 1, , и значения у , у .у , имеет вид: Р(х)= ) С.Р (х),пО где к о Отсюда следует, что(3)Р. (и) Пусть шаг квантования поту ( Функции Г(Т) равен 11, ФГ) в точках (., =-и, (, =-(ипринимает значения у=Е(-п 1, у =:(".(-(и - 1)Ь) уПоэтому из выражения (1) имеемдующую Формулу численного диффецирования: арг унк ененБ этой Форпояьляется из нт Ьы пер знць(. -и +Ь и сьодит з адачу численно я к стандартно цирован ек О, 1 му на и е степ ш=2 ини сгл ваюер, приочлена количества тою Формулу припроизводной имеем следую о вычислени Ф)орядк которая диффере бору тоНапр щего мн чек п=3 ближенн-0,65 Ь Г,.;...

Номер патента: 1280624

Опубликовано: 30.12.1986

Авторы: Евстигнеев, Кошарновский, Маркин

МПК: G06F 7/72

Метки: запятой, плавающей, умножения, чисел

...в регистр 13 (блок 14, фиг.2)В результате на регистре 13 и в стар:ших Б-ичных разрядах регистра 3 образуется первое частичное произведениемантисс (блок 14, фиг.2)С =С,+С (6)С помощью внутреннего счетчикаС, блока 29 (блоки 15 и 16, фиг.2) 50процесс умножения Б-ичных разрядовмантиссы множимого на очередной (К-)-й Б-ичный разряд мантиссы множителя повторяется К раз (блоки 7-14,фиг,2). В результате на регистре 13 55в разрядах 1"К образуются старшие, ана регистре 3 (вытеснив множитель)младшие Б-ичные разряды произведениямантисс. КС,с(О,Ь), В Формула изобретения Устройство для умножения чисел с плавающей запятой, содержащее регистры мантиссы.множимого и множителя, сумматор мантисс, регистры порядка множимого и множителя, .счетчик порядков,...

Номер патента: 1280625

Опубликовано: 30.12.1986

Автор: Коляда

МПК: G06F 7/72

Метки: комплексных, модулярной, системе, счисления, умножения, чисел

...поступает во второй входной регистр 8, а в элемент 13 задержки через вход 4 устройства передается номер 1 комплексной константы, после этого начинается первый такт операции умножения комплексных чисел. На первом такте цифра с с 1-говыхода регистра 7 подается на 1-йинформационный вход первой группыблока 9, 1-й вход блока 11 вычисленияинтервального индекса, а также намладшие разряды адресного входа блока10.1 (1 Ф 1) памяти; цифра,(" с -говыхода регистра 8 подается на 1-евходы блока 5 формирования дополнительного кода, блока 12 вычисленияинтервального индекса, а также наследующие разряды адресного входаблока 10.1 (111) памяти, а номер 1константы с первого выхода элемента13 задержки поступает на старшие разряды адресного входа блоков...

Номер патента: 1280626

Опубликовано: 30.12.1986

Авторы: Дубровская, Корзун, Мосиенко, Хотько

МПК: G06F 9/06

Метки: памятью

...в сумматорах 16, на входы блоков 17 сравнения. В исходном состоянии в каждом из регистров 15 хранится дополнительный код, соответствующий начальному адресу каждой из зон и конечному адресу последней зоны блока 1 памяти. Количество регистров 15 на один больше, чем конечных зон (цепи, обеспечивающие предварительную запись кода, на фиг.1 не показаны).В процессе записи информационных массивов в сумматорах 16 осуществляется сравнение адресов, поступающих со счетчика 6 адреса с дополнительными кодами, хранящимися в регистрах 15. Количество сумматоров 16 равно количеству регистров 15.Сигналы с выходов сумматоров 16 поступают на блоки 17 сравнения, где происходит сложение по модулю два сигналов с выходов соседних сумматоров 16, т.е. сигналы с...

Номер патента: 1280627

Опубликовано: 30.12.1986

Авторы: Мельников, Самошин

МПК: G06F 11/36

Метки: контролем, микропрограммное

...И 15из памяти 5 микрокоманд будет считанаинформация по модифицированному адресу, а из памяти 29 микрокоманд - эталонная информация по немодифицированному прежцему адресу, на котором произошел отказ. Контроль повторитсяаналогичцо,описанцому. Если вновьпроизойдет сбой при модллфицированном.адресе и если их число достигэ ет состояния отказа, то одновибратор 44сформирует импульс (обцуэцгщий счетчик 33), которьй, проходя через открытьй единичным сигналом с триггера34 отказа элемент И 40 и элемент ИЛИ21, обнулит триггер 10, запрещая работу генератору 11, регистр 30 и регистр 31, прекращая выдачу кода микрооперации в блок анализа логическихусловий, и остановит раооту всегоустройства. Этот же импульс с выходаэлемента И 40 через ьремя...

Номер патента: 1280628

Опубликовано: 30.12.1986

Авторы: Калъченко, Конорев, Никольский, Тимонькин, Ткаченко, Харченко, Чернышов

МПК: G06F 9/22

Метки: микропрограммная, многоканальная, управляющая

...теперь на выходе элемента ИЛИ-НЕ 31 появляется нулевой сигнал в соответствии с поступившими на его вход кодами приоритета. Пусть коды операции, содержащие код приоритета, записались в 1-й, -й и п-й каналыустройства, а коды операций в остальных каналах не содержат кодаприоритета. Нулевым сигналом с выхода элемента ИЛИ-НЕ 31 разрешается прохождение синхроимпульсов Г с ся поле микроопераций регистра . и прекращается подача синхроимпульсов на регистры 6.1 и 7.1. Кроме того, обнуляется счетчик 27. Это происходит потому, что при записи ново го кода операции:в канал 1.-1 происходит прохождение импульсного сигнала через одновибратор 20,-1 канала 1.-1 на элемент ИЛИ 35, с выхода которого единичный сигнал проходит через элемент ИЛИ 18.1,...

Номер патента: 1280629

Опубликовано: 30.12.1986

Авторы: Марков, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/36

Метки: контролем, микропрограммное

...в регистр 2 с выхода 1,3 ПЗУ 1 (немодифицируемая часть) и выхода 1,2 ПЗУ 1 через мультиплексор 4 с его выхода 19 (модифицируе - мая часть) через коммутатор 5. При 15 этом на управляющий вход коммутатора 5 подается нулевой сигнал с выхода 21 мультиплексора 4,По второму тактовому импульсу с второго выхода 24 генератора 9 код 20 микроопераций заносится в регистр 3 и далее работа устройства продолжается аналогично описанному, В микрокоманде ветвления код логических условий поступает с поля 1,2 ПЗУ 1 на управляю щий вход мультиплексора 4, который выцеляе 1 на свой выход 19 значение нужного логического условия с входа1 б устройства. В линейных микрокомандах с поля 1,2 ПЗУ 1 поступает нулевой 30код, если необходимо обеспечить значение...

Номер патента: 1280630

Опубликовано: 30.12.1986

Авторы: Батраков, Квасов, Мурин, Назаров, Трунков

МПК: G06F 9/50

Метки: запросов, очереди, формирования

...с обратным кодом К;1 . Полученное сообщение ставится в очередь на обслуживание в соответствии. с его обобщеннымприоритетом (старшие разряды - кодстатического приоритета, младшие разряды - код динамического приоритета).Время. нахождения сообщения на узле 10коммутации подсчитывается путем добавления к коду динамического приоритета тактовых импульсов таймеров СЕВ(число поступивших импульсов будетсоответствовать времени нахождения со общения в узле коммутации до моментавыдачи его снова в сеть). Первым наобслуживание выбирается сообщение,имеющее максимальный обобщенный приоритет. 20На фиг.1 изображена структурнаясхема устройства для формированияоереди запросов; на фиг.2 - структурная схема блока формирования приоритета.1Устройство содержит...

Номер патента: 1280631

Опубликовано: 30.12.1986

Авторы: Божнев, Фрайберг, Цемик

МПК: G06F 13/374, G06F 9/50

Метки: информации, источников, магистрали, общей, подключения

...в результате чего импульс с выхода делителя 3, пе. реключающий своим передним фронтом счетчик 4 в состояние 100, через элементы 8 и 9 канала 011, шину 1 и элементы 10 всех каналов сбрасывает счетчики 4 и делители 3, послео чего цикл переключения счетчиков 4 повторяется. Длительность импульсов на выходе генераторов (ц) должна превышать значение возможной рас. синхронизации срабатывания делителей 3, работающих от разных источников частоты и синхронизируемых один раз в каждом цикле подключения источников, и суммарное время задержки срабатывания счетчика 4, схемы 6, элементов 8, 9 и 10. В каждом канале при равенстве содержимого счетчика 4 и регистра 5 появляется единичный сигнал на выходе А=В схемы 6. Если при этом на вход 12...

Номер патента: 1280632

Опубликовано: 30.12.1986

Авторы: Ваврук, Заячкивская, Лабяк

МПК: G06F 9/48

Метки: прерываний

...приоритетом в счетчик 8 и количество опрашиваемых. периферийных устройств в счетчик 12, причем в каждом из цикльв можно изменить как приоритет группы периферийных устройств, так и количество опрашиваемых устройств. Если процессор игнорирует выходом переноса счетчика 12 и не устанавливает счетчик 8 в исходное положение, то производится последовательный опрос всех периферийных устройств без приоритета, Таким образом, обработка прерываний осуществляется циклически по приоритету, причем может изменяться приоритет группы, а также количество опрашиваемых периферийных устройств.Кроме того, триггер 1 специальными командами из процессора устанавливается в "1" или сбрасывается в "О". Таким образом, когда необходимо обработать несколько...

Номер патента: 1280633

Опубликовано: 30.12.1986

Авторы: Ерасова, Исаенко, Самчинский, Тафель, Шаров

МПК: G06F 11/36, G06N 1/00

Метки: имитатор, канала

...которого представлен на фиг,5. Мульти плексор 23 предназначен для реализации условных переходов. Постоянная память 24 (ПЗУ) служит для хранения набора микрокоманд. Выходной регистр 25 предназначен для устранения разброса времени выборки различных адресных разрядов ПЗУ.Информационные входы мультиплексора 23 соединены с шинами входных сиг налов блока 3, т.е. сигналов, по которым осуществляются переходы из одного состояния в другое. Выход мультиплексора 23 подключен к младшему адресному входу ПЗУ 24, на остальныеадресные входы которого подаются сиг налы с выходного регистра 25.В каждом состоянии автомата, которому соответствует выбранная ячейка ПЗУ 24, на адресный младший вход подключается одна из шин входных сиг налов блбка 3. Выбор...

Номер патента: 1280634

Опубликовано: 30.12.1986

Авторы: Зинченко, Некрасова

МПК: G06F 11/25

Метки: анализатор, многоканальный, сигнатурный

...шина 5 "Режим" подключается к шине логического нуля, что обеспечиваетпрохождение сигналов с шины 6 синхронизации на синхровходы триггеров1-1, , 1-п. На информационныевходы триггеров 1-2, , 1-и посту-,пает результат операции ИСКЛЮЧАЮЩЕЕИЛИ с выходов элементов 3-1,З-п, на входы которых поступает исследуемая информация с шин 4-1,4-и и инофрмация, снимаемая спредыдущего триггера, исключениемявляется триггер 1-1, на информационный вход которого поступает информация с выхода сумматора 2 по модулюдва.В асинхронном режиме работы шина5 "Режим" подключается к шине логической единицы, обеспечивая формирование импульсов переключения триггеров 1-1, , 1-и по перепадам напряжения на выходах исследуемогоустройства. По каждому такому, перепаду на...

Номер патента: 1280635

Опубликовано: 30.12.1986

Авторы: Прокофьев, Смирнов

МПК: G06F 11/25

Метки: анализатор, сигнатурный

...2 сигнатур, блок 3 индикации, формирователь 4 временных сигналов, регистр 5 сдвига, мультиплексор 6 и сумматор 7 по мо дулю два.Анализатор работает следующим обКонтролируемый сигнал поступает 20 на входшифратора 1 синхронно с сиги налом ца шине вСинхронизация в пределах временного "окна", определяемого сигналами на шинах "Старт" (начало "окна") и "Стоп" (конец "окна"), В 25 зависимости от уровня сигнала на информационном входе шифратор 1 формирует на выходах вполне определенный двоичный код. Разрядность двоичного кода И=1 о 8 К, где К - количество кон тролируемых уровней. В соответствии с этим кодом при помощи мультиплек сора 6 на входы сумматора 7 по модулю два коммутируется совокупность выходов регистра 5 сдвига, образуя генератор...

Номер патента: 1280636

Опубликовано: 30.12.1986

Авторы: Ваврук, Захарко, Мельник, Цмоць

МПК: G06F 11/28

Метки: отладки, программ

...блока 2 в память устройство подготавливаетсяк следующему циклу (установка н единичное состояние триггера 10) аналогично указанному. Режим проверки работы программыпо всем адресам переходов задается 35сигналами единичного и нулевого уровня соответственно по входам 18,и 18 .При работе устройства в режиме 11регистр 34 предварительно обнуляется, 40а триггер 15 устанавливается в еди-"ничное состояние (сигналы установкина фиг. 1 и 2 не приведены), В блоке 27 предварительно записываютсяадреса переходов: при обработке 45первого перехода (Пр 1) программа может продолжать работу по двум разным ветвям программы к точкам следующих переходов (Пр 2, ПрЗ). Из точекпереходов Пр 2 и ПрЗ программа можетпродолжать работу соответственно кточкам переходов Пр...

Номер патента: 1280637

Опубликовано: 30.12.1986

Авторы: Аверьянова, Гулько, Пономарчук, Севериновский, Соколенко

МПК: G06F 11/28

Метки: отладки, программ

...элемент И 1 о прохождении кодакоманды по входу 16 и сигнал "Контроль" на выход устройства. В том случае, когда объем отлаживаемой памяти БПП 14 превышает объем памяти блока 13 или же отлад- ка программ выполняется отдельными массивами, на регистрах 2 устанавливается адрес зоны БПП 14, которую необходимо заменить памятью блока 13. Количество регистров 2 определяется размером зоны памяти отлаживаемого БПП 14. Например, если объем отлаживаемого БПП 14 соответствует иразрядам, а объем памяти блока 13 соответствующим ш=13 разрядам адреса, размер зоны памяти выбран соответствующим 1 сразрядам адреса, тогда количество регистров 2 равно 2 =16. Шифратор 6 адреса выполняет преобразование и=7 старших разрядов адреса отлаживаемого БПП 14 в ш=4...