Устройство для отладки программ

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХ РЕСПУБ бц 4 С 06 ОМИТЕТ СССРИЙ И ОТНРЫТЮ 4 ГОСУДАРСТВЕННЫ ПО ДЕЛАМ ИЗОБРЕ ОПИСА ЕТЕН М. ЗахарЦмоць ил г 1 г АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ ОТ(57) Изобретение относилительной технике и можпольэовано в устройства ство СССР О, 1978.во СССР /22, 1982. ЛАДКИ ПРОГРАММся к вычист быть ис- управления ЭВМ для отладки программ в режимереального времени, Устройство содержит регистр 1, блок 2 буферных регистров, схему 3 сравнения, первый4, второй 5, третий 6 и четвертый 7элементы И, первый триггер 8, элементы ИЛИ 9 и 1 О, счетчик 11,элемент 12 задержки, распределитель13 импульсов, блок 14 обработкиадресов переходов и второй триггер15. Изобретение обеспечивает отладки контроль программ по точкам перехода в режиме реального времени.40 45 50 55 Изобретение относится к вычислительной технике и может быть использовано в устройствах управленияСЦВМ для обеспечения отладки и проверки работы программ в реальноммасштабе времени.Цель изобретения - расширениефункциональных возможностей устройства обеспечения фиксации моментавыхода программы останова на незапланированную" область,На фиг. 1 приведена структурнаясхема устройства, на фиг. 2 - функциональная схема блока обработкиадресов переходов.Устройство содержит регистр 1начального адреса, блок 2 буферныхрегистров, схему 3 сравнения, первыйэлемент И 4, второй элемент И 5,третий элемент И 6, четвертый элемент И 7; первый триггер 8, первыйэлемент ИЛИ 9, второй элемент ИЛИ 10,счетчик 11, элемент 12 задержки, распределитель 13 импульсов, блок 14обработки адресов переходов, второйтриггер 15, информационный вход 16,вход 17 адреса команд, первый 18.1и второй 18.2 входы трассировки программы, первый 19, второй 20 входырежима работы устройства, входы 21и 22 признаков команд условных ибезусловного переходов, информационные выходы устройства 23, выход 24неисправной работы устройства, первый 25, второй 26 выходы прерыванияустройства.Блок обработки адресов переходов(фиг. 2) содержит блок 27 памяти,первую 28, вторую 29 схемы сравнения,первый 30, второй 31 элементы И,группу 32 элементов И, элемент ИЛИ33, регистр 34, В блок 27 записываются адреса следующих точек переходов. При этом по первым выходам записывается адрес первого следующего,перехода, по третьим выходам - адресвторого следующего перехода, по вторым выходам - следующий адрес оперативного запоминающего устройства.Устройство работает следующимобразом.Режим работы устройства определяется подачей управляющего сигналана вход 20 (режим 1) или вход 19(режим 11),В режиме 1 устройство обеспечивает формирование сигнала прерывания в любой заданной точке программы. 5 10 15 20 25 30 35 Для этого адрес команды, после выполнения которой необходимо произвести прерывания, записывается по входу 16 в регистр начального адреса. Адрес выпопняемой команды поступает по входу 17 адреса команд СЦВМ на второй вход схемы 3 сравнения, на первый вход которой подается содержимое регистра 1 начального адреса. При равенстве содержимого регистра 1 с содержимым входа 17 адреса команд схемой 3 сравнения вырабатывается сигнал, который через элемент И 7" поступает на выход 26 устройства и далее на схему прерывания СЦВМ. Вызванная программа производит фиксирование состояния процессора в оперативной памяти СЦВМ, что позволяет программисту контролировать и анализировать ход вычислений.В режиме 11 устройство обеспечивает формирование сигнала прерывания при выполнении заданного количества условных и безусловных переходов или проверки работы программы по всем адресам переходов. В этом случае при выполнении команды условного или безусловного перехода на вход 21 или 22 устройства поступает сигнал перехода, который проходит через элемент ИЛИ 9 и поступает на входы элемента 12 задержки и элемента И 4, на второй вход которого подается единичный сигнал с выхода триггера 8, установка в единичное состояние которого производится двумя способами в зависимости от режима трассировки. При трассировке заданного участка программы начальный адрес этого участка записывается в регистр 1 начального адреса и аналогично режиму 1 сравнивается с адресом выполняемой команды. Сигнал сравнения через элемент И 6 и элемент ИЛИ 10 устанавливает триггер 8 в единичное состояние. При трассировке программы сигнал с входа 18 устройства через элемент ИЛИ 10 поступает на вход триггера 8. Количество команд переходов, после которых необходимо произвести прерывания, записывается в дополнительном коде в счетчик 11 по шине 16. На входе 18 - единичный уровень.,При наличии единичного сигнала на первом входе элемента И 4 сигнал перехода с выхода этого элемента производит запуск распре 128063 бделителя 13 и переписывает содержимое входа 17 через открытые элементы И группы 32 элементов И (на выходе элемента ИЛИ 33 - единичный сигнал) на первый регистр блока 2. Распределитель 13 формирует по второму выходу сигнал, который через открытый элемент И 31 поступает на синхровход счетчика 11 и прибавляет к нему единицу, Содержимое регистра 2 выно дится для перезаписи в основную оперативную память по выходной шине 23. Счет ик 11 считает количество выполненных команд переходов и выдаетсигнал переполнения при выполнении 15заданного количества прерываний.Сигнал переполнения через элементИ 5 поступает на вход триггера 8 иустанавливает его в нулевое состояние. Этот же сигнал с выхода 25 устройстна подается на схему прерыванияСЦВМ,Нулевой сигнал с выхода триггера8 поступает на вход элемента И 4и блокирует поступление сигнала перехода на входы регистра блока 2,распределителя 13. После перезаписисодержимого регистров блока 2 в память устройство подготавливаетсяк следующему циклу (установка н единичное состояние триггера 10) аналогично указанному. Режим проверки работы программыпо всем адресам переходов задается 35сигналами единичного и нулевого уровня соответственно по входам 18,и 18 .При работе устройства в режиме 11регистр 34 предварительно обнуляется, 40а триггер 15 устанавливается в еди-"ничное состояние (сигналы установкина фиг. 1 и 2 не приведены), В блоке 27 предварительно записываютсяадреса переходов: при обработке 45первого перехода (Пр 1) программа может продолжать работу по двум разным ветвям программы к точкам следующих переходов (Пр 2, ПрЗ). Из точекпереходов Пр 2 и ПрЗ программа можетпродолжать работу соответственно кточкам переходов Пр 4, Пр 5 и Прб,Пр 7 и т.д.Тогда по нулевому адресу блока 27записывается следующая информация:по первым выходам - адрес Пр 2, потретьим выходам - ПрЗ, по вторым выходам - адрес, где записаны адресапереходов Пр 4 и Пр 5, например 1 по четвертому выходу - "1" т,е, по адресу 10 записаны адреса переходон Пр 4 и Пр 5, а по адресу 11 - Прб, Пр 7. При выполнении программы нход 17 адреса команд СЦВМ сравнивается с одним из двух адресов следующих переходов на схемах 28 и 29 сравнения. Сигнал сравнения поступает через элемент ИЛИ 33 на вход И 31, на второй вход которого поступает сигнал с распределителя 13, по объединению которых осуществляется запись следующего адреса блока 27 в регистр 34. Одновременно с выхода 1 блока 14 обработки адресов переходов (с группы 32 элементов И) поступает информация в блок 2 буферных регистров и сигнал (с выхода элемента И 31) для переключения счетчика 11. При сравнении по третьим входам единичный уровень через элемент И 30 поступает на младший информационный вход регистра 34,При поступлении команд переходов и несравнении с заданными адресами на выходе элемента ИЛИ 33 - нулевой уровень, который с задержкой на элементе 12 задержки записывается в триггер 15, указывающий на наличие неисправности в СЦВМ или в программе.Не записывая некоторые адреса переходов в блок 27, возможно проверить отдельные ветви программы.Ф о р м у л а и з о бр е т е н и яУстройство для отладки программ, содержащее регистр начального адреса, блок буферных регистров, распределитель импульсов, счетчик, первый триггер, четыре элемента И, два элемента ИЛИ, схему сравнения, элемент задержки, причем входы признаков команд условных и безусловных переходов устройства соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с первым входомпервого элемента И и входом элемента задержки выход первого элемента И соединен с входом синхронизации распре,делителя импульсов и с входом записи блока буферных регистров, выходы которого являются информационными выходами устройства, первый выход распределителя импульсон соединен с адресным входом блока буферных ре гистров, выход переполнения счетчи 1280636ка соединен с первым входом второгоэлемента И, выход - с первым входомвторого элемента И, выход которогоявляется первым выходом прерыванияустройства и соединен с входом установки нуля первого триггера, первыйвход задания режима работы устройства соединен с вторым входом второгоэлемента И и первым входом третьегоэлемента И, выход которого соединенс первым входом второго элементаИЛИ, первый вход задания трассировкипрограммы устройства соединен с вторым входом второго элемента ИЛИ, выход которого соединен с единичнымвходом первого триггера, прямой выход которого соединен с вторым входом первого элемента И, адресныйвход устройства соединен с первымвходом схемы сравнения, выход равенства которой соединен с вторым входомтретьего элемента И и первым входомчетвертого элемента И, второй входзадания режима работы устройствасоединен с вторым входом четвертогоэлемента И, выход которого являетсявторым выходом прерывания устройства,информационный вход устройства соединен с информационными входами счетчика и регистра начального адреса,выход которого соединен с вторымвходом схемы сравнения, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения функциональных возможностей, за счет обеспечения фиксациимомента входа программы на незапланированную область, в устройство введены второй триггер и блок обработкиадресов переходов, содержащий блокпамяти, первую и вторую схемы сравнения, регистр, два элемента И,блок элементов И и элемент ИЛИ, причем выход элемента задержки соединенс тактовым входом второго триггера,выход которого является выходом неисправной работы устройства, первый,второй, третий и четвертый в информационные выходы блока памяти соединены соответственно с первым входомпервой схемы сравнения, с информационным входом регистра, с первымвходом второй схемы сравнения, спервым входом первого элемента И иблока обработки адресов переходов, 10 второй вход задания трассировки про-граммы устройства соединенс первымвходом элемента ИЛИ блока обработкиадресов переходов, выход элементаИЛИ соединен с первым входом второго 15 элемента И, первым входом блока элементов И блока обработки адресовперехода и с информационным входомвторого триггера, адресный вход устройства соединен с вторыми входами 20 первой и второй схем сравнения и свторым входом блока элементов И блока обработки адресов переходов, второй выход распределителя импульсовсоединен с вторым входом второго эле мента И блока обработки адресов переходов, выходы равенства первой ивторой схем сравнения соединеиы соответственно с вторыми и третьимивходами элемента ИЛИ, блоки обработ ки адресов переходов, выход равенства второй схемы сравнения соединенс вторым входом первого элемента И,выход которого соединен с входоммладшего разряда регистра, выходкоторого соединен с адресным входомблока памяти, блока обработки адресов перехода, выход второго элементаи блока обработки адресов переходовсоединен с входом записи регистра 40 блока обработки адресов переходови со счетным входом счетчика, выходыблока элементов И блока обработкиадресов переходов соединены с информационным входом блока буферных ре гистров.1280636 Составитель И.СигаловТехред Л.Сердюкова Редактор К.Волощук Корректор О.Луговая Тираж 671 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Заказ 7068/55 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4