Патенты опубликованные 07.04.1984

Номер патента: 1084780

Опубликовано: 07.04.1984

Авторы: Королева, Шурмухин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, код, кода, параллельный, последовательного

...вторые входы всех суммирующих тетрад группы, кроме первой, соединены с выходами соответствующих тетрад.выходного регистра, выходы первой тетрады выходного регистра соединены с разрядными входами первой суммирующей тетрады группы, вход переноса которой соединен со стробирующим выходом блока выделения младшего разряда.Блок десятичной коррекции содер- жит четырехразрядный сумматор,элемент И и элемент НЕ, выход кото рого соединен с первым входом эле мента И, второй вход которого соединен с выходом третьего разряда четырехразрядного сумматора, выход четвертого разряда которого соединен с входом элемента НЕ, а выход переноса четырехразрядного сумматора является выходомопереноса блока десятичной коррекции и соединен с входом переноса...

Номер патента: 1084781

Опубликовано: 07.04.1984

Авторы: Козюминский, Окулович, Панчиков, Терешко

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...выходтретьего элемейта РАВНОЗНАЧЙОСТЬявляется вторым выходом неисправности устройства. 55На чертеже изображена функциональная схема модуля.Входы 1-4 модуля подключены квходам первого и второго элементов И 5 и б соответственно. Выход 7 60элемента И 5 подключен к первомувходу элемента 8 РАВНОЗНАЧНОСТЬ, авторым входом элемента 8 РАВНОЗНАЧНОСТЬ и первым входом элемента 9РАВНОЗНАЧНОСТЬ является выход 10 " 65 элемента И 6. Вторым входом элемента 9 является вход 11 модуля, а выход элемента 9 является вторым вы ходом 12 модуля. Выхоц 13 элемента 8 подключен к первому входу элемента 14 РАВНОЗНАЧНОСТЬ, вторым входом которого является вход 15 модуля, а выход 16 является первым выходом модуля. На входы 1 и 3 подаются информационные сигналы Х 1 и...

Номер патента: 1084782

Опубликовано: 07.04.1984

Авторы: Гурьянов, Козюминский, Мищенко

МПК: G06F 7/00

Метки: выражений, вычисления, логических, переменных

...С.Легеэа Корректор: А.Тяско Ред Подписноета СССРытий .аб., д. 4/5 Заказ 011/43 Тираж 699 ВНИИПИ Государственного коми по делам изобретений и от 113035, Москва, Ж, Раушскаялиал ППП Патентфф, г. ужгород, ул. Проектн Э 41Для оценки технико-экономической менных. В этом случае сложность схе эффективности предлагаемого устрой- мы составит 7392 по Квайну, а быства в качестве базового устройства стродействие уменьшится примерно в может. быть выбран мультиплексор, ко- два.раза.торый может использоваться для реализации логических функций н пере При реализации логических функменных. цнй 10 переменных предлагаемым уст"При Н =10 мультиплексор Имеет ройством для Ф= 5 потребуется блок сложность, по Квайну равную 12248, памяти емкостью...

Номер патента: 1084783

Опубликовано: 07.04.1984

Авторы: Артюхов, Шалыто

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...и второй входы модуля подключены к первому и второму входам первых элементов И и ИЛИ соответственно, третий и четвертый входы модуля подключены к входам второго элемента ИЛИ соответственно, четвертый и пятый входы модуля под;ключены к входам второго элемента И ,и третьего элемента ИЛИ соответственно, шестой вход модуля подключен к первому входу третьего элемента И, входы четвертого элемента и подключены к выходам первого и четвертого элементов ИЛИ и к седьмому входу модуля соответственно, выход первого элемента И подключен к перво. 60 му входу пятого элемента ИЛИ, выход второго элемента И подключен к первому входу шестого элемента ИЛИ, выход третьего элемента ИЛИ подклю- чен к первому. входу пятого элемен та И, модуль также содержит...

Номер патента: 1084784

Опубликовано: 07.04.1984

Авторы: Апасова, Долгов

МПК: G06F 7/52

Метки: умножения

...и элемент ИЛИ-НЕ.На чертеже представлена структурная схема устройства для умножения.Устройство для умножения содержит регистр 1 множимого, группу элементов 2 И-ИЛИ, регистр 3 частичных произведений, регистр 4 множителя, сумматор-вычитатель 5, Э -триггер б, вход 7 синхронизацииЗ -триггера, эле-. менты 8 и 9 неравнозначности, элемент ИЛИ-НЕ 10, выход 11 второго разряда регистра 4 множителя, инверсный выход 12 триггера б, прямой выход 13 триггера 6, выход 14 первого разряда регистра 4 множителя, вход 15 записи регистра 3 частичных произведений, вход 16 сдвига регистра 4 множителя, тактовый вход 17 устройства.устройство для умножения двоичных чисел со сдвигом множителя и суммы частичных произведений на два разряда вправо работает...

Номер патента: 1084785

Опубликовано: 07.04.1984

Автор: Гаврилин

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...соответственно свходами регистров 3 и 4 делителя,выходы блоков 8 и 9 сдвига соединены 25с третьим и четвертым входами сумматора-вычитателя 6, выходы блоков 10;11 сдвига соединены с третьим и четветрым входами сумматора-вычитателя 7, управляющие входы блоков 8-11сдвига соединены с выходом Фопмирователя 13 сдвига, информационныевходы которого соединены соответ ственно с выходами дешифратора 14,.входы которого соединены с выходами счетчика 15, на вход счетчика 15поступают импульсы тактовой частоты с входа 16 устройства, выходыдешифратора 14 соединены с информационными входами блока 12 анализапеременных, первый выход которого 40соединен с управляющим входом формирователя 13 сдвига, а второй выход -с управляющими входами...

Номер патента: 1084786

Опубликовано: 07.04.1984

Автор: Баранов

МПК: G06F 7/552

Метки: вычисления, корня, кубического

...дополнительный код подкоренной величины; переключательная функций окончания процесса вычислений; И - количество разрядов регистра 2 сдвига.В исходном состоянии регистры 3-5 сдвига очищены, триггеры 9 и 10 находятся в нулевом состоянии. В регистр 2 сдвига записывается дополнительный код подкоренной величины, который циркулирует с выхода регистра 2 сдвига на его вход, через последовательный одноразрядный сумматор б. Регистры 2 - 4 сдвига имеют И разрядов а регистр 5 сдвига п -2 разряда. Последовательное соединениевыхода регистра 5 сдвига с его входом через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20 и элементы 12 и 13 задержкиобразует кольцевой регистр на Н разрядов. Генератор 1 импульсов вырабатывает последовательность тактовых импульсов частоты т по...

Номер патента: 1084787

Опубликовано: 07.04.1984

Авторы: Фойда, Чигирин

МПК: G06F 7/552

Метки: возведения, степень

...соединен с выходом 45 третьего элемента И и входом сбросасчетчика циклов, первый вход третьего элемента И соединен с первые выходом третьего дешифратора, информационные входы которого соединены с 50 1 разрядными выходами счетчика тактов,счетный вход которого соединен с выходом второго элемента И, второйвход третьего элемента И соединенс прямьач выходом второго триггера,стробирующие входы первого и второго дешифраторов соединены с первымвыходом триггера режимов, а второйвыход последнего - со стробирующимвходом третьего дешифратора, второй,третий, четвертый, пятый, шестой и 60 седьмой выходы третьего дешифратора соединены соответственно с управляющими входами регистра основания,матрицы возведения десятичнойциФры в квадрат...

Номер патента: 1084788

Опубликовано: 07.04.1984

Авторы: Аникеев, Корнейчук, Тарасенко, Торошанко

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...вторым входом элемента 2 И-ИЛИ, третий вход которого соединен с второй тактовой шиной устройства и входом элемента НЕ, четвертый вход элемента 2 И-ИЛИ соединен с выходом вспомогательного регистра, первая тактовая шина соединена с вторым входом третьего элемента И, третья тактовая шина уст-ройства соединена с вторым входом второго элемента ИЛИ, выход регистра коррекции соединен с вторым входом первого элемента ИЛИ, четвертая тактовая шина устройства соединена с вторым входом второго элемента И.На чертеже приведена блок-схема устройства.Устройство содержит вспомогательный,регистр 1 и регистр 2 операнда, регистр 3 коррекции, триггер 4, сумматор 5, буферные регистры 6 - 8, сумматор 9 по модулю два, элемент 2 ИИЛИ 10, два двухвходовых...

Номер патента: 1084789

Опубликовано: 07.04.1984

Автор: Чеботаев

МПК: G06F 7/552

Метки: извлечения, корня, степени

...сброса которого соединен с выходом переполнения счетчика, разрядные входы которого соединены с выходами старших разрядов реверсивного счетчика, вход выбора режима работы которого соединен с.первым выходом схемы сравнения, второй. выход которой соединен с вторым входом элемента И и выходом формирователя импульса, выход которого соединен с тактовым входом регистра результата,При изменении частоты 19 изменяется количество импульсов частоты1;, что приводит к динамической 65 ошибке внутри дискрета импульсов третий выход элемента И соединен свыходом триггера, вход аргументаустройства соединен с управляющими,входами управляемого делителячастоты,На фиг.1 представлена блок-схемаустройства для извлечения корней;на фиг.2 схема...

Номер патента: 1084790

Опубликовано: 07.04.1984

Авторы: Дудыкевич, Козаков

МПК: G06F 7/552

Метки: возведения, извлечения, корня, степень

...10 с информационньии входами 11 и 12, управляющим входом 13 и .выходом 14, коммутатор 15 с входом 16, управляющим входом3 108417 и выходами 18 и 19, коммутаторы20-22 с входами 23-24, 25-26, 27-28,управляющими входами 29-31 и выхо"дами 32-34 соответственно и коммутатор 35 с группами 36 н 37.Сумматор-вычитатель 10 (фиг.2)содержит триггер 38, элементы 39и 40 задержки, элементы И 41-43,элементы НЕ 44 и элемент ИЛИ 45,Коммутатор 15 (фиг.3) содержит 10элемент НЕ 46 и элементы И 47 и 48.Коммутаторы 20-22 (фиг,4) содержат элемент НЕ 49 и элементы И 50и 51 и элемент ИЛИ 52.Сумматор-вычитатель 10 (фиг.2) 15работает следующим образом,В исходном положении триггер 38в единичном, состоянии, или же онустанавливается в него первым импульсом...

Номер патента: 1084791

Опубликовано: 07.04.1984

Авторы: Баканович, Волорова, Попов

МПК: G06F 7/58

Метки: величин, генератор, многомерных, случайных

...генератора 2 равномерно распределенных случайных чисел и группы 4 блоков памяти числа поступают на первые и третьи входы группы 5 сумматоров соответственно. По окончании интервала времени, задаваемого элементом 3 задержки, тактовый импульс поступает на вторые входы группы 5 сумматоров, разрешая выполнение операции сложения чисел, поступивших на первые и третьи входы группы 5 сумматоров. Сумматоры, входящие в группу 5 сумматоров, представляют собой комбинационные схемы, на выходах которыхвырабатываются двоичные сигналы пе реноса.При сложении чисел, поступивших на входы группы 5 сумматоров, выполняется сравнение равномерно рас пределенного случайного числа с кодами вероятностей, считанными из группы 4 блоков памяти. Так как коды...

Номер патента: 1084792

Опубликовано: 07.04.1984

Авторы: Полонский, Пушкарев

МПК: G06F 9/22

Метки: микропрограммное, управляющее

...и вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15 являются, соответственно, информационными входами блока 4 проверки условий и входами 11 устройства. Выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15 являются выходами блока 4 проверки условий.На временной диаграмме работы устройства (фиг. 3) изображены сигнал 16 начальной установки на входе 12 устройства; импульсы 17 на выходе генератора 5 импульсов; сигнал 18 на выходе элемента И 8; сигналы 19- 21 на выходах первого, пятого и двенадцатого элементов И 7.Микропрограммное управляющее устройство работает следующим образом.Для приведения устройства в исходное состояние на его вход 12 подается сигнал 16, в результате чего регистр 2 микрокоманд и регистр 3,1084адреса устанавливаются в нуль, а реверсивный счетчик...

Номер патента: 1084793

Опубликовано: 07.04.1984

Автор: Дворецкий

МПК: G06F 9/22

Метки: микропрограммное

...и группу элементов И,первые входы которых соединены с выходами соответствующих мультиплексоров ветвления, вторые входы соединены соответственно с первым входом блока условных переходов с управляющими входами мультиплексоров ветвления, информационные входы которых соединены соответственно с вторым входом блока, а выходы эле,/ агентов И соединены с соответствуюими выходами блока условных переодов.На чертеже приведена функциональная схема микропрограммного устройства управления.Устройство содержит блок 1 памяти микрокоманд с выходом 2 адреса, выходом 3 микроопераций, выходом 4 поля ветвлений, выход 5 бита модификации микрокоманд, регистр 6 адреса микрокоманд, мультиплексоры 7-9, блок 10 условных переходов, регистр 11 модификации...

Номер патента: 1084794

Опубликовано: 07.04.1984

Авторы: Алеев, Чудов

МПК: G06F 9/50

Метки: запросов, обслуживания, порядке, поступления

...с первыми входами элементов И со второй по (и+1)-ю группы соответственно, тактовый вход устройства соединен через первый элемент НЕ со вторым входом первого элемента И и непосредственно с первым входом второго элемента И, выход которого соединен с тактовыми входами регистров сдвига, и через. второй элемент НЕ с первыми входами элементов И (0+2)-й группы выходы которых соединены с входами сброса разрядов входного регистра, выход каждого разряда входного регистра соединен с информационным входом одноименного регистра сдвига, входы сброса разрядов регистров сдвига соединены с выходами одноименных элементов И со второй по (О+О-ю группы соответственно,выходы одноименных разрядов регист" ров сдвига соединены с входами одноименного...

Номер патента: 1084795

Опубликовано: 07.04.1984

Автор: Молоков

МПК: G06F 9/48

Метки: прерывания

...запросов прерываний устройства ин о -ния, группа входов которого являетсяя 15 мационные выходы 23 ст ойспервой группой информационных вхо- фоФормационные входы 24-29 ст йдов устройства, выход компаратора Бустроиства,лок приоритета содержит входыподключен к первому входу второго 30, элементы НЕ 31, элементы И-НЕэлемента И-НЕ, второй вход которого 32 и 33 выходы 34,подключен к выходу первого элеменУстрой бтройство работает следующимта И-НЕ, а третий - к выходу элемен- образом.с н левымта задержки, вход которого соединен При единичном овнчном уровне сигнала нас улевым выходом первого триггера управляющих вхФвходах регистров 4-6 ивыход второго элемента И-НЕ подклю ихих состояние не изменяется, причен к единичному входу второго триг нулевом...

Номер патента: 1084796

Опубликовано: 07.04.1984

Авторы: Семенковский, Якомаскин

МПК: G06F 11/28

Метки: очередности, поступления, сигналов, цифровых

...сумматора 5.1 подключены к входу сигнала А 1 и к выходу элемента И 4,1,1, один вход которого соединен с шиной нулевого потенциала, а второй вход подключен к инверсному выходу 68 -триггера 3.1, 5 -выход которого соединен с входом сигнала А , а 1 -вход подключен к выходу элемента элемента 2 ИИЛИ 2.1.1, И-входы которого соединены с входом сигнала А, а ИЛИ-вход - с входом нулевого потенциала.Выходы сумматора 5,1 соединены с первыми входами сумматора 5.2, к вторым входам которого подключены выходы элементов И 4.2.1, 4.2.2.Входы элемента И 4.2. 1 соединены с инверсным выходом триггера 3,2.1 и прямым выходом триггера 3.2.2. Один вход элемента И 4.2.2 соединен с шиной нулевого потенциала, а второй вход соединен с инверсным выходом триггера...

Номер патента: 1084797

Опубликовано: 07.04.1984

Авторы: Морозов, Трусов

МПК: G06F 7/38

Метки: двоичном, единиц, количества, числе

...4соединен с вторым нулевым входом( 1 + -)-го разряда регистра и соот 25 3 . 108 ми входами соответствующих элементов ИЛИ первой группы, выход каждого ;1-го элемента И первой группы ( 1 4й ) соединен с нулевым входом25 1 -го разряда регистра и вторым входом 1 -го элемента ИЛИ первой группы, выход каждого-го элемента И пер 11вой группы ( - с 1 4 О ) соединен с2 10 первым нулевым входом 1 -го разряда регистра и соответствующим входом первого элемента ИЛИ, выход каждого к -го элемента И первой группыО(- с 1 с И - 1) соединен с вторым 15 входом к -го элемента ИЛИ первой группы, единичный выход второго триггера соединен с третьими входами всех элементов ИЛИ первой группы и инверсным входом первого элемента И первой группы, выход каждого...

Номер патента: 1084798

Опубликовано: 07.04.1984

Автор: Кабанов

МПК: G06F 11/08

Метки: вычисления, модулю, остатка, числа

...потенциала, выход суммы нулевого разряда каждого р-го двоичного сумматора (1р1 - 1) соединен с вторыми входами второго слагаемого р - х разрядов всех двоичных сумматоров, выход суммы каждого 9 -го разряда последнего двоичного сумматора (1 с б 6 1 - 1) соединен с вторыми входами второго слагаемого ( 1 п + 5 - 1)-х разрядов всех двоичных сумматоров выходы суммы ( й - Р )-х разрядов последнего двоичного сумматора (Ое - 1) являются выходом устройства.За счет входной логики в цепи второго слагаемого сумматоры реализуют функцию двоичного вычитания, где вычитаемое управляется значением соответствующего разряда кода основания. Реализация этой функции и организация связей мекду входами и выходами сумматоров обеспечивает алгоритм...

Номер патента: 1084799

Опубликовано: 07.04.1984

Авторы: Аксарин, Митьков, Черкасский

МПК: G06F 11/10

Метки: модулю, остатка, три, формирования

...и вторым выходами 2-го блока сложения (1-1)-й группы 2Данное устройство имеет две разновидности блоков сложения. Блоки сложения первого яруса содержат по шесть элементов И, по одному элемен ту ИЛИ и по три формирователя импульса. Блоки сложения остальных ярусов содержат по девять элементов И, по три элемента ИЛИ и по три формирователя импульса. Для формирования контрольного кода необходим импульс опроса.Недостатком данного устройства является его сложность, вызванная неоднотипностью блоков сложения.ФЦель изобретения - упрощение устройства.Поставленная цель достигается тем, что в устройстве для формирова 45На чертеже приведена функциональная схема устройства для формирования остатка по модулю три.Устройство содержит одноразрядные...

Номер патента: 1084800

Опубликовано: 07.04.1984

Авторы: Кныш, Мельников

МПК: G06F 11/10

Метки: двоичного, кода, параллельного, четность

...в составкоторого входят входной регистр 2,дешифратор 3, шифратор 4, элемент Изобретение относится к вычислительной технике и может быть использовано для проверки на четность информации, принимаемой в параллельном коде.По основному авт. св, Хй 530332 известно устройство для контроля параллельного двоичного кода на четность, содержащее триггер, два элемента И и регистр сдвига, причем информационными входами устройства являются параллельные входы регистра сдвига, нулевые разряднь 1 е выходы которого соединены с входами первого элемента И, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с шиной тактовой частоты, а его выход - с входом сдвига регистра сдвига, выход которого соединен со счетным...

Номер патента: 1084801

Опубликовано: 07.04.1984

Авторы: Панков, Перепелицын

МПК: G06F 11/18

Метки: индикации, отказов, резервированных, системах

...содержит1(п)-входовый элемент И, входы которого подключены соответственнок выходам (и) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выход первого канала соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход-го канала .1 где= 2,(и)соединен с первым входом 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входом(-1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,а выход и-го канала соединен с вторым входом (и)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,Использование индикатора состояний каналов и предложенного блокаконтроля несоответствия позволяетпросто и оперативно определять какномер неисправного канала, так итип неисправности.На чертеже представлена блок-схема устройства для и-резервных каналов,Устройство содержит коммутаторы11-111, блок 2 контроля несоответствия,...

Номер патента: 1084802

Опубликовано: 07.04.1984

Авторы: Будрин, Миронова, Самсонов, Смирнов, Щербаков

МПК: G06F 11/18

Метки: резервированная

...с информационными входамисоответственно первого, второгои третьего блоков коммутации восстановленной информации, выходы которыхсоединены с входами четвертой группы информационных входов соответственно первого, второго и третьего коммутаторов информации из резервнькблоков, выходы контроля первого,второго и третьего резервных блоковсоединены с входами соответственнопервого, второго и третьего разрядовпервого, второго и третьего регистра управления, выходы первого регистра управления соединены с первымивходами первого, второго и третьегоэлементов ИЛИ, выходы которых соединены с первым, вторым и третьим соот;ветственно управляющими входами первого коммутатора информации из резервных блоков и первого блока комму-,тации восстановленной...

Номер патента: 1084803

Опубликовано: 07.04.1984

Авторы: Васюкевич, Максимов, Пономарев, Тимофеев

МПК: G06F 11/22

Метки: асинхронных, интерфейса, регистрации, сигналов

...управления блока формирования адреса, информационный выход узла микропрограммного управления, блока формирования адреса соединен с адресным 20 входом блока памяти эталонной последовательности, выход элемента сравнения блока сравнения соединен с входом управления коммутацией мультиплексора блока формирования адреса, 25 вход устройства соединен с вторым входом чтения блока памяти эталонных последовательностей.На фиг. 1 представлена структурная схема устройства для контроля ЗО и регистрации асинхронных сигналов интерфейса на фиг. 2 в блока преобразования параллельного кода в последовательный; на фиг. 3 - блок формирования адреса, на фиг. 4 - блок 35 памяти эталонной последовательности", на фиг, 5 - блок сравнения;на фиг.6- блок запуска...

Номер патента: 1084804

Опубликовано: 07.04.1984

Авторы: Меттер, Филиппов

МПК: G06F 11/26

Метки: отладки, тестов

...4 и соединен ссоответствующнм выходом первого коммутатора 6, предназначенного длякоммутации на входы вычислительнойсистемы 1 рабочих либо дефектныхсигналов. Второй вход каждого канала5 является вторыми входами коммутатора 4 и соединен через адаптер 7 свыходами контролируемого узла 8, Блоквыходных дефектов 9, позволяющийимитировать типовые дефекты на выхо- Одах контролируемого узла 8 (обрыв,короткое замыкание, дребезг, неполный уровень, сигнал заданной длительности), конструктивно содержит всвоем составе: инверторы, предназна. 35ченные для выработки сигналов логической "единицы" и логического "нуля",имитирующие дефекты типа обрыв иликороткое замыкание, генератор импульсов для имитации дребезга, делители 40напряжения для имитации...

Номер патента: 1084805

Опубликовано: 07.04.1984

Авторы: Катаев, Клочков, Слюдиков

МПК: G06F 11/26

Метки: блоков, ввода-вывода

...третьего, четвертого и пятого триггеров являются вторым входом блока. А четвертый блок управления содержит шестой, седьмой и восьмой триггеры, первый, второй и третий и чет вертый элементы задержки, второй регистр, элемент ИЛИ, пятый, шестой и седьмой элементы И-НЕ и формирователь импульсов, выход первого эле 50 мента задержки соединен с первыми входами пятого и шестого элементов И-НЕ, вторые входы которых соединены соответственно с первым и вторым выходами шестого триггера,55 высоды пятого и шестого элементов И-НЕ соединены соответственно в вхоДом второго элемента задержки и с входом третьего элемента задержки, выход которого соединен с первым1 входом шестого триггера и с первым входом седьмого триггера, второй вход которого...

Номер патента: 1084806

Опубликовано: 07.04.1984

Авторы: Гришкин, Малихов

МПК: G06F 17/13

Метки: области, обхода, сеточной

...входам восьмого и десятогоэлементов ИЛИ, к входу элемента НЕи к первому входу седьмого элемента И, счетный вход четвертого счетчика подключен к выходу седьмогоэлемента ИЛИ, первый вход которогосоединен с выходом второго блоказадержки, вход которого подключен 40 к установочному входу четвертогосчетчика, к входу начала счета ик первому входу одиннадцатого элемента ИЛИ, второй вход которогосоединен с выходом седьмого элемента И, второй вход которого подключен к первому входу восьмого элемен-та И и к выходу третьего формирователя импульсов, вход которого соединен с вторым выходом четвертого счетчика, третий выход которого подключен к первому входу четвертого блока сравнения и является группой выходов текущего значения третьей координаты...

Номер патента: 1084807

Опубликовано: 07.04.1984

Автор: Шафоростов

МПК: G06F 17/14

Метки: выполнения, преобразования, фурье

...блока преобразования первого рода, выход д-го вычитателя первой группы через -й элемент взвешивания первой группы и через д-й элемент взвешивания второй группы подключен соответственно к первому входу -го сумматора и суммирующему входу д-го вычитателя третьей группы в соответствующем блоке преобразования первого рода, выход -го вычитателя второй группы через д-й элемент взвешивания третьей группы и через -й элемент взвешивания четвертой группы подключен соответственно к вычитающему входу д-го вычитателя третьей группы и к второму входу д-го сумматора в соответствующем блоке преобразования первого рода, выход -го сумматора и выход -го вычитателя третьей группы являются выходами действительной и мнимой составляющих по -му...

Номер патента: 1084808

Опубликовано: 07.04.1984

Авторы: Козленко, Левченко, Ядрихинский

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, выполнении, преобразования, формирования, фурье

...ства.На чертеже представлена функциональная схема устройства для формиИзобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств, реализующих быстрое преобразование, Фурье. 5Известно устройство для формирования адресов, содержащее счетчик адресов, узел реконфигурации счетчика адресов, регистр, группу элемен- тов ИЛИ, блок выдачи адресов Я .Наиболее близким к изобретению по технической сущности является устройство для формирования адресов в составе Фурье-преобразователя, содержащее счетчик итерации, счетчик 15 адреса и дешифратор, причем счетный вход счетчика адресов является тактовым входом устройства, выход переполнениясчетчика адресов подключен к входу счетчика итераций, выход...

Номер патента: 1084809

Опубликовано: 07.04.1984

Автор: Заико

МПК: G06F 17/15

Метки: автокоррелометр

...времени, так как результат выдается только после окончания всего экспе 1 О ЗО+Огде хи х, - дискретные отсчеты;шаг дискретизации; М = О,1, , М - сдвиг между отсчетами,М - максимальное значение сдвига,М = 10, 100, 1000Емкость блокапамяти известного устройства (и+15),-1быстродействие (п+М)Т , где Т -время преобразования одной пары отсче 40тов,Недостатками известного устройства являются малая точность и малоебыстродействие. Малая точность обусловлена тем что не учитывается кор 945реляционность соседних отсчетов, чтохорошо видно из выражения (1). Малоебыстродействие вызвано большой емчкостью блока памяти, необходимои дляопределения корреляционной функциис требуемой точностью.50Цель изобретения - повышение быстродействия...