Устройство для контроля и регистрации асинхронных сигналов интерфейса

(51) С 06 Р 11 ЕНИ ВЬСТ У первогого соедвходоми трети един ам того э соедин ГОСУДАРСТбЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЭ К АВТОРСКОМУ СВИД(прототип),(54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯИ РЕГИСТРАЦИИ АСИНХРОННЫХ СИГНАЛОВИНТЕРФЕЙСА, содержащее блок сравнения, блок памяти данных, счетчиквремени и блок управления, причемпервая группа информационных входовустройства соединена с первой группой информационных входов блокасравнения и блока памяти данных, выход которого является информационным выходом устройства, информационный выход счетчика времени соединенс второй группой информационных входов блока памяти данных, блок управления содержит первый, второй и третий регистры, дешифратор, триггер,восемь элементов И-НЕ, три элемента ИЛИ-НЕ, одновибратор и элементзадержки, а блок сравнения содержитдва элемента ИЛИ, элемент И, регистри элемент сравнения, причем втораягруппа информационных входов устройства соединена с информационнымивходами первого, второго и третьегорегистров, блока управления, первыйи второй выходы первого регистрасоединены с первыми входами соответственно первого элемента ИЛИ-НЕ и элемента И-НЕ, выход которо инен с первым установочным триггера, первый, второй й выходы второго регистра ны соответственно с первьии второго, третьего и четверементов И-НЕ, выходы которых ны соответственно с первьвч,вторым и третьим входами второгоэлемента ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ соединен с установочным входом первого регистра, вторымустановочным входом триггера и является выходом сигнала прерывания устройства, первый, второй и третийвыходы третьего регистра соединеныс первыми входами соответственно пятого, шестого и седьмого элементов И-НЕ, выходы которых соединенысоответственно с первьи, вторым итретьим входами третьего элемента ИЛИ-НЕ, выходы пятого и шестогоэлементов И-НЕ и первый выход третьего регистра блока управления соединены соответственно с первьи,входомпервого элемента ИЛИ блока сравнения, с входом запуска счетчика времени и с первьи входом второго элемента ИЛИ блока сравнения, выходтретьего элемента ИЛИ-НЕ блока управления через одновибратор соединенс входом записи блока памяти данных,выход первого элемента ИЛИ-НЕ блокауправления соединен с вторьичи входами пятого, шестого и седьмогоэлементов И-НЕ, первый, второй итретий адресные входы устройства соединены соответственно с первым, вторым и третьим входами дешифратора,блока управления, входы записи запроса информации и окончания записинего устройства. При этом блок 4сравнения работает в режиме сравне -ния с кодом на шинах 29. + 29,на которые выдается адрес А устройст-,ва. После определения обращения 5именно к этому устройству идет переход к определенной программе анализа, которая может быть и такой какна фиг. 9.фиг. 11 иллюстрирует начало программы контроля интерфейса ИРПР(интерфейс для радиального подключения устройств с параллельной передачей информации), где начальныйбайт всегда должен быть либо кодомкоманды "Запись", либо команды "Чте -ние".Таким образом, любая логическаяпоследовательность сигналов может бытьспланирована для доетаточно полногоконтроля, при этом программа контроля перед работой должна быть загружена в блок памяти эталонной последовательности.Начало записи кодов состояний 25с контролируемого интерфейса вблок 5 памяти данных (т.е. запускустройства) может происходить поконтролируемому коду либо в непрерывном режиме. ЗОПри работе в режиме начала запи -си в память по контролируемому коду предварительно заполняется регистр 44. Для этого с информационных линий 12 приема на второй информационный вход блока 6 запуска пода,ется код начала работы, который запоминается на регистре 44. Управление записью кода начала работы вблок 6 запуска осуществляется бло- , 40ком 8 управления по первому управляющему выходу сигналом 46. Кодконтролируемого интерфейса поступает на первый информационный входблока 6 запуска и сравнивается элементом 45 с кодом начала работы.Сигнал 47 результата сравнения поступает в блок 8 управления, гдеучаствует в выработке сигнала "Работа", являющегося разрешающим дляформирования сигнала записи в память.При работе в непрерывном режименачало записи в память будет происходить в зависимости от режима за 55писи в память либо по первому (изатем по любому) изменению кода нашинах контролируемого интерфейса,либо по первому такту счетчика временн, либо по первой команде блока 2формирования адреса.Окончание записи кодов состояний(т.е, останов устройства) контролируемого интерфейса в блок 5 памятиданных может происходить по кодуостанова,по заполнению памяти,по команде с управляющей линии приема,При работе в режиме окончаниязаписи в память по коду остановапредварительно заполняется регистр 48Для этого с информационных линий 12приема на второй информационныйвход блока 7 останова подается кодостанова, который запоминается нарегистре 48, Управление записью кода останова в блок 7 останова осуществляется блоком 8 управления пошестому управляющему выходу сигналом 50, Код контролируемого интерфейса поступает на первый информационный вход блока 7 останова и сравнивается элементом 49 с кодом останова, Сигнал 52 результата сравнения поступает в блок 8 управления,который вырабатывает сигнал 15.прерывания. Зтот сигнал и сообщаетоб окончании записи в память,При работе в режиме окончаниязаписи в память по заполнению памяти сигнал 15. прерывания вырабатывется блоком 8 управления яо сигналу 70.При работе в режиме окончаниязаписи по команде с управляющейлинии приема сигнал 15. прерываниявырабатывается блоком 8 управленияпо сигналу 14.7 . Вывод информациииз блока 5 памяти данных происходитпо запросам с управляющей линии 14приема сигналами 14 15,6, 74.Предлагаемое устройство можетнайти применение для контроля заправильностью функционирования интерфейса в системах повышенной надежности при настройке и исследованиирадиоэлектронных и вычислительныхсистем высокой сложности, а такжепри отладке аппаратных и программныхкомпонентов таких систем, интерфейсов, каналов связи, узлов и блоковЗВИ и внешнего оборудования.Во всех сферах применения Функции, раелизуемые устройством, являются эффективным средством, позволяющим значительно сократить простойвычислительного оборудования приремонте, наладке, реконфигурациивычислительных систем.Занесенце цнрсритцйс шин Г 3-23 р и регистр 39 Ьпкв 5 сра 5 нении Гранение ксдана регистре бтка 5 сра 5 нению с кюти на шинах ХЦ-Я 9 1 ереп 1 на пусграииу контроля усврйспйаА ЮиИ ВНИИПИ Заказ 2012/44 Тираж 699 Поддисное Патевт", г. УРод, ул Проектная 4устройства соединены соответственнос первым входом восьмого элемента И-НЕ блока управления, с входомэлемента задержки блока управленияи с вторым входом четвертого элемента И-НЕ блока управления, первыйвыход дешифратора блока управлениясоединен, с вторым входом восьмогоэлементаИ-НЕ, выход которого соединен с входом записи первого, вто.рого,и третьего регистров блока управления, выход элемента задержкиблока управления является тактовымвыходом устройства, выход элементасравнения блока сравнения соединенс, третьим входом пятого элемента И-НЕ блока управления, выход переполнения счетчика времени соединен с третьим входом шестого элемента И-НЕ блока управления, перваягруппа информационных входов устройства соединена с информационнымивходами регистра блока сравнения,информационные выходы которого соеди.нены с первой группой информационныхвходов элемента сравнения, о т л и -ч а ю щ е е с я тем, что, с цельюповышения его .контролепригодностипутем обеспечения контроля линийинтерфейса по наборам эталонных последовательностей, в него введеныблок формирования адреса, блок преобразования последовательного кодав параллельный, блок памяти эталонной последовательности, блок запуска и блок останова, блок запускасодержит регистр и элемент сравненияублок останова содержит регистр иэлемент сравнения, блок формирования адреса содержит узел микропрограммного управления, регистр, мультиплексор и генератор тактовых импульсов, в блок управления введеныдва элемента И-НЕ, в блок сравнениямультиплексор, причем выход элемента сравнения блока запуска соединенс вторым входом первого элемента И-НЕблока управления, выход элементасравнения блока останова соединенс вторым входом второго элемента И-НЕ блока управления второйи третий выходы дешифратора блокауправления соединены с первыми входами соответственно девятого и десятого элементов И-НЕ блока управлениявыходы которых соединены с управляющими входами соответственно блока;вапуска и блока останова, вход запифи устройства соединен с вторыми входами девятого и десятого элементов И-НЕ блока управления, первыйвыход регистра блока формированияадреса соединен с третьим входомседьмого элемента И-НЕ блока управления, выход переполнения памятиблока памяти данных соединен с вторым входом третьего элемента И-НЕблока управления, вторая информационная группа входов устройства соединена с информационными входамирегистра блок% запуска, регистраблока останова, с информационнымивходами блока памяти эталонных последовательностей, выход регистраблока запуска соединен с вторымвходом элемента сравнения блока запуска, выход регистра блока останова соединен с вторым входом элемента сравнения блока останова, первый второй , третий и четвертыйвыходы регистра блока формированияадреса соединены с первыми входамисоответственно первого элемента ИЛИ,элемента И и второго элемента ИЛИ,блока сравнения, выходы элемента И,первого и второго элементов ИЛИ бло -ка сравнения соединены соответственно с входом пуска мультиплексора,блока сравнения - с входом записирегистра, с коммутирующим входоммультиплексора, блока сравнения,выходы регистра и мультиплексора соединены с входами элемента сравненияблока сравнения, информационные выходы блока памяти эталонных последовательностей соединены с первыми ин -формационными входами мультиплексораблока сравнения с адресными входамиузла микропрограммного управления,информационными входами регистра ипервыми информационными входамимультиплексора блоха формированияадреса, выход генератора тактовыхимпульсов соединен с тактовым входомрегистра и узла микропрограммногоуправления, блока формирования адреса, выход мультиплексора соединенс информационным входом узла микропрограммного управления, последовательный вход устройства соединен свходом блока преобразования последовательного кода в параллельный, выход которого соединен с информационным входом мультиплексора блока формирования адреса, третий выходтретьего регистра блока управлениясоединен с вторым входом элемента Иблока сравнения и входом запуска10 Я 4803 микропрограммного управления блокаформирования адреса, информационныйвыход узла микропрограммного управления, блока формирования адресасоединен с адресным входом блока памяти эталонной последовательности,1Изобретение относится к вычислительной технике и может найти применение в многомашинных вычислительных комплексах, сетях электронновычислительных машин и отдельных 5ЭВМ для контроля различных интерфейсов, отдельных узлов.и процедуробмена информацией в системах повышенной надежности.Известно устройство для контроля 1 Ои регистрации, содержащее коммутатор,группу управляющих триггеров, информатор, дешифратор и комбинационнуюлогику Я .Недостаток устройства - невозможность контроля и регистрации впамяти состояния шин интерфейса в различные моменты времени.Наиболее близким по техническойсущности к изобретению является устройство для контроля и регистрацииасинхронных сигналов, содержащееблок сопряжения, блок сравнения,блок управления, блок памяти данных,таймер 2 .25Недостатками известного устройства являются невозможность оперативного контроля и анализа нарушений(сбойных ситуаций) последовательностей контролируемого интерфейса, а ЗОтакже невозможность работы с последовательными интерфейсами.Целью изобретения является повышение контролепригодности устройства путем обеспечения контроля последовательностей кодов на интерфейсепо наборам эталонных последовательностей, а также работа с последовательными интерфейсами,Поставленная цель достигается 4 Отем, что в устройство для контроляи регистрации асинхронных, сигналов,интерфейса, содержащее блок сравнения, блок памяти данных, счетчик вревыход элемента сравнения блока сравнения соединен с входом управления коммутацией мультиплексора блока формирования адреса, вход устройства соединен свторым входом чтения блока памяти эталонных последовательностей. 2мени и блок управления, причем первая группа информационных входов устройства соединена с первой группой информационных входов блока сравнения и блока памяти данных, выход которого является информационным выходом устройства, информационный выход счетчика времени соединен с второй группой информационных входов блока памяти данных, блок управления содержит первый, второй и третий регистры, дешифратор, триггер, восемь элементов И-НЕ, три элемента ИЛИ-НЕ, одновибратор н элемент задержки, а блок сравнения содержит два элемента ИЛИ, элемент И, регистр и элемент сравнения, причем вторая группа информационных входов устройства соединена с информационными входами первого, второго и третьего регистров, блока управления, первый и второй выходы первого регистра соединены с первыми входами соответственно первого элемента ИЛИ-НЕ и первого элемента И-НЕ, выход которого соединен с первым установочным входом триггера, первый, второй и третий выходы второго регистра соединены соответственно с первыми входами второго, третьего и четвертого элементов И-НЕ, выходы которых соединены соответственно с первым, вторым и третьим входами второго элемента ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ соединен с установочным входом первого регистра, вторым установочным входом триггера и является выходом сигнала прерывания устройства, первый, второй и третий выходы третьего регистра соединены с первыми входами соответствующего пя" того, шестого и седьмого элементов И-НЕ, выходы которых соединены соответственно с первьию, вторым итретьим входами третьего элемента ИЛИ-НЕ, выходы пятого и шестого элементов И-НЕ и первый выход третьего регистра блока управления соединены соответственно с первым входом первого элемента ИЛИ блока сравнения, с входом запуска счетчика времени и с первым входом второго элемента ИЛИ блока сравнения, выход третьего элемента ИЛИ-НЕ блока управления через одновибратор соединен с входом записи блока памяти данных, выход первого элемента ИЛИ-НЕ блока управления соединен с вторыми входами пятого, шестого и седьмого элементов И-НЕ, первый, второй и третий адресные входы устройства соединены соответственно с первым, вторым и третьим входами дешифратора, блока управления, входы записи запроса 20 информации и окончании записи устройства соединены соответственно с первым входом восьмого элемента И-НЕ блока управления, с входом элемента задержки блока управления и с вторымвходом четвертого элемента И - НЕ блока управления, первый выход дешифратора блока управления соединен с вторым входом восьмого элемента И-НЕ, выход которого соединен с входом за 30 писи первого, второго и третьего регистров блока управления, выход элемента задержки блока управления является тактовым выходом устройства, выход элемента сравнения блока сравнения соединен с третьим входом пятого элемента И-НЕ блока управления, выход переполнения счетчика времени соединен с третьим входом шестого элемента И-НЕ блока управления, первая группа информационных40 входов устройства соединена с информационными входами регистра блока сравнения, информационные выходы которого соединены с первой группой информационных входов элемента срав 45 нения, введены блок формирования адреса, блок преобразования последовательного кода в параллельный, блок памяти эталонной последовательности, блок запуска и блок останова, блок запуска содержит регистр и элемент сравнения, блок останова содержит регистр и элемент сравнения, блок формирования адреса содержит узел микропрограммного управления, регистр, мультиплексор и генератор тактовых импульсов, в блок управле - ния введены два элемента И-НЕ, в 803 4блок сравнения - мультиплексор, при чем выход элемента сравнения блока запуска соединен с вторым входом первого элемента И-НЕ блока управле. ния, выход элемента сравнения блока останова соединен с вторым входом второго элемента И-НЕ блока управ", ления, второй и третий выходы дешиф ратора блока управления соединены с первыми входами соответственно девятого и десятого элементов И-НЕ блока управлвзп, выходы которых соединены с управляющими входами соответственно блока запуска и блока останова, вход записи устройства соединен с вторыми входами девятого и десятого элементов И-НЕ блока управления, первый выход регистра блока формирования адреса соединен с третьим входом седьмого элемента И-НЕ блока управления, выход переполнения памяти блока памяти данных соединен с вторым входом третьего элемента И-НЕ блока управления, вторая информационная группа входов устройства соединена с информационными входами регистра блока запуска, регистра блока останова, с информационными входами блока памяти эталонных последовательностей, выход регистра блока запуска соединен с вторым входом элемента сравнения блока запуска, выход регистра блока останова соединен с вторым входом элемента сравнения блока останова, первый, второй третий и четвертый выходы регистра блока формирования адреса соединены с первыми входами соответственно первого элемента ИЛИ, элемента И и второго элемента ИЛИ, блока сравнения, выходы элемента И, первого и второго элементов ИЛИ блока сравнения соединены соответственно с входом пуска мультиплексора, блока сравнения - с входом записи регистра, с коммутирующим входом мультиплексора, блока сравнения, выходы регистра и мультиплексора соединены с входами элемента сравнения блока сравнения, информационные выходь блока памяти эталонных последователь ностей соединены с первыми информационными входами мультиплексора блока сравнения с адресными входами узла микропрограммного управления, информационными входами регистра и первыми информационными входами мультиплексора блока формирования адреса, выход генератора тактовыхимпульсов соединен с тактовым входом регистра и узла микропрограммного управления, блока формирования адреса, выход мультиплексора соединен с информационным входом узла5 микропрограммного управления, последовательный вход устройства соединен с входом блока преобразования последовательного кода в параллельный, выход которого соединен с ин- О формационным входом мультиплексора блока формирования адреса, третий выход третьего регистра блока управления соединен с вторым входом элемента И блока сравнения и входом 15 запуска узла микропрограммного управления блока формирования адреса, информационный выход узла микропрограммного управления, блока формирования адреса соединен с адресным 20 входом блока памяти эталонной последовательности, выход элемента сравнения блока сравнения соединен с входом управления коммутацией мультиплексора блока формирования адреса, 25 вход устройства соединен с вторым входом чтения блока памяти эталонных последовательностей.На фиг. 1 представлена структурная схема устройства для контроля ЗО и регистрации асинхронных сигналов интерфейса на фиг. 2 в блока преобразования параллельного кода в последовательный; на фиг. 3 - блок формирования адреса, на фиг. 4 - блок 35 памяти эталонной последовательности", на фиг, 5 - блок сравнения;на фиг.6- блок запуска на фиг. 7 - блок оста- нова .на фиг. 8 - блок управления; на фиг9 - прогРамма анализа опе О раций ввода-вывода внешнего устройства;, на фиг. 10 - схема выборочной проверки операции ввода-вывода внешнего устройства; на фиг. 11 - начало программы контроля интерфейса ИРПР.Устройство содержит блок 1 преобразования параллельного кода в последовательный, блок 2 формирования адреса, блок 3 памяти эталонной последовательности, блок 4 сравнения, блок 5 памяти данных, блок 6 запуска, блок 7 останова, блок 8 управле-. ния, счетчик 9 времени, линии 104- 101)1) и 11 контролируемьГх интерфейсов, информационные линии 12 приема, информационные линии 13 вщцачи, управляющую линию 4 приема, управляющую линию 15 выдачи. Блок 1 пр.)бГ)азОа)н) и;р;Г.1,Г 1О КОЦа в 11 Оследс)стелный (фГ.2) предназначен Для ГреОбразованиЯ )следовательных кодов в параллельные. Блок 1 преобразования параллель. ного кода в последовательный по входу связан с пинией 11 контролируемого интерфейса, по выходу - с первым информационным входом блока 2 формирования адреса, первым информационным входом блока 5 памяти данных, первым информационным входом блока 4 сравнения, первым информационным входом блока 6 запуска, первым информационным входом блока 7 останова, В состав блока 1 преобразования параллельного кода в последовательный входят: счетчик 16, выходы которого 17 -17) соединены с входами дешифратора 18, 2 -триггеры 194 + 9 л логические элементы И-НЕ 20 -2011 генератор 21 импуль 1сов, выделитель 22 стартовой посылки, По каждой стартовой посылке, выделяемой элементом 22, запускается тактовый генератор 21 импульсов. Импульсы модифицируют содержание счетчика 16, выходы 171,-17 которого подаются на вход дешифратора 18, импульсы с выходом дешифратора 18 осуществляют последовательное занесение информации с линии 11 контролируемого интерфейса на триггеры 19 -4 19), разворачивая таким образом последовательный код в параллельный.Блок 2 формирования адреса (фиг.3 обеспечивает взаимодействие блока 4 сравнения с блоком 3 памяти эталонной последовательности. По первому информационному входу блока 2 формирования адреса связан с выходом блока 1 преобразования параллельного кода в последовательный, по второму информационному входу - с блоком 3 памяти эталонной последовательности, по информационному выходу - с вторым информационным входом блока 3 памяти эталонной последовательности, по первому управляющему выходу - с вторым управляющим входом блока 4 сравнения, по второму управляющему выходу - с пятым управляющим входом блока 8 управления, по первому управляющему входу - с блоком 4 сравнения, по второму управляющему входус пятым управляющим выходом блока 8 управления. В состав блока 2 формирования адреса входят группа информационных входов 23-23 п, узел 24микропрограммного управления, регистр 25, мультиплексор 26, генератор тактовых импульсов 27. Узел 24микропрограммного управления служитдля формирования адресов блока 3 памяти эталонной последовательности(под управлением управляющего входа 28 и в зависимости от кода на.шинах 29 -29 и выхода мультиплексора 26) по каждому такту генератора 27, По шинам 29 -29 по каждомутакту поступает код эталонной последовательности, считанный по адресу,выработанному узлом 24. Часть этогокода поступает на мультиплексор 26 15и коммутирует один из входов 231-231или 30 на его выход, Выход мультиплексора 26 вместе с другой частьюна шинах 29-29 используется дляформирования адреса следующей ячейки блока 3 памяти эталонной последовательности на группе выходов 31.Два разряда кода на шинах 29+ 2911заносятся на регистр 25 для выработки сигналов 32 и 33. 25Блок 3 памяти эталонной последовательности (Фиг. 4) предназначендля хранения и выдачи информации,поступающей с информационных линий 12, По первому информационному зовходу он связан с информационнымилиниями 12 приема, по второму информационному входу - с информационнымвыходом блока 2 Формирования адреса, по информационному выходу - свторым информационным входом блока 2формирования адреса и вторым информационным входом блока 4 сравнения,по управляющему входу - с управляющей линией 14 приема. В состав блока 3 памяти эталонной последовательности входят счетчик 34, которыйсчитывает адреса записи в память.элемент И-НЕ 35, мультиплексор 36,через который проходят адреса записи и чтения и блок 37 памяти,Блок 4 сравнения (Фиг. 5) предназначен для хранения кода, отражающего предыдущее состояние контролируемого интерфейса, и сравненияего или кода эталонйой последовательности с кодом, находящимся на контролируемом интерфейсе в данный момент времени. Блок 4 сравнения попервому информационному входу свя 55зан с выходом блока 1 преобразования параллельного кода в последовательный, по второму информационномувходу - с выходом блока 3 памяти эталонной последовательности, по управляющему выходу - с четвертым управляющим входом блока 8 управления, по первому управляющему входу - с четвертым управляющим выходом блока 8 управления, по второмууправляющему входу - с первым управляющим выходом блока 2 формированияадреса, по третьему управляющемувходу - с пятым управляющим выходомблока 8 управления. В состав блока 4 сравнения входят логические первый элемент ИЛИ 38, регистр 39, в котором хранится код предыдущего состояния контролируемого интерфейса, мультиплексор 40, через который проходят либо код контролируемого интерфейса, либо код эталонной последовательности на элемент 4 1 сравнения, элемент И 42 и второй элемент ИЛИ 43.Блок 5 памяти данных по первому информационному входу связан с выходом блока 1 преобразования параллельного кода в последовательный, по второму входу - со счетчиком времени 9, по информационному выходу с информационными линиями 13 выдачи, по управляющим входу и выходу с блоком 8 управления. Блок 6 запуска (фиг, 6) предназначен для хранения некоторого кода и сравнения его с кодами, поступающими с контролируемого интерфейса с целью опознания события. Блок 6 запуска по первому информационному входу связан с выходом блока 1 преобразования параллельного кода в последовательный, по второму информационному входу - с информационными линиями 12 приема, по управляюще -му входу и выходу - с блоком 8 управ.ления, В состав блока 6 запуска входят регистр 44, в котором хранится предварительно записанный с информационных линий 12 приема кода, элемент 45 сравнения, который производит сравнение состояния контролируемого интерфейса, поступающего на шины 23-23с содержанием регистра 44. На фиг. 6 также обозначены управляющий вход 46 регистра 44 и выход 47 блока 6 запуска.Блок 7 останова (фиг, 7) предназначен для хранения некоторого кода и сравнения его с кодами, поступающими с контролируемого интерфейса, с целью опознания события. Блок 7 останова по первому информационномувходу связан с выходом блока 1 преобразования параллельного кода в последовательный, по второму информационному входу - с информационными линиями 12 приема, по управляющим 5 входу и выходу - с блоком 8 управления. В состав блока 7 останова входят регистр 48, в котором хранится предварительно записанный с информационных линий 12 приема код, элемент 49 сравнения, который производит сравнение состояния контролируемого интерфейса, поступающего на шины 23-23 1 с содержимым регистра 48, вход 50 и выход 51.15Блок 8 управления (фиг. 8) обеспечивает взаимодействие блока 2формирования адреса, блока 4 сравнения, блока 5 памяти данных, блока 6 запуска, блока 7 останова,счетчика 9 времени. Блок 8 управления по первым входу и выходу связанс блоком 6 запуска, по вторым входуи выходу - со счетчиком 9 времени,по третьим входу и выходу - с блоком 5 памяти данных, по четвертымвходу и выходу - с блоком 4 сравнения, по пятому выходу - с блоком 2формирования адреса и блокоМ 4 сравнения, по пятому входу - с блоком 2формирования адреса, по шестомувходу и выходу - с блоком 7 останова, по седьмому входу и выходу - суправляющими линиями 14 приема и 15выдачи. В состав блока 8 управлениявходят регистры 521-523, элемент И-НЕ 53, триггер 54, эле -мент ИЛИ-НЕ 55, элементы И-НЕ 56-58,элемент ИЛИ-НЕ 59, элементы И-НЕ 604062, элемент ИЛИ-НЕ 63, одновибратор 64, дешифратор 65, элементы И-НЕ 66-68, элемент 69 задержки.Сигнал на входе 70 идентифицируетзаполнение памяти, сигнал на вхо 45де 71 указывает на срабатывание счетчика 9, на выходе 72 - на восстановление или следующий запуск счетчикавремени 9. Регистр 52.1 служит дляфиксирования режима начала работы,Первый выход этого регистра, иденти 50фицирующий начало работы по контролируемому коду, совместно с сигналом 47результата сравнения устанавливаетчерез элемент И-НЕ схемы 53 триггер 54выход этого триггера совместно свторым выходом регистра 54, идентифицирующим непрерывный режим работычерез элемент ИЛИ-НЕ, вырабатывает сигнал "Работа", поступающий на входы элементов И-НЕ 60-62. Эти элементы через элемент ИЛИ-НЕ 63 и од,новибратор 64 вырабатывают на выходе 73 сигнал записи в память. В выработке этого сигнала участвуют также первый выход регистра 52.3, идентифицирующий режим записи в память по изменению кодов на шинах контролируемого интерфейса, второй выход регистра 52,3, идентифицирующий режим записи в память по таймеру, третий выход регистра 52.3, идентифицирующий режим записи в память по командам задатчика, сигнала 30 результата сравнения, 32 - управления записью задатчиком 2 последовательностей 71, сообщающий о срабатывании счетчика 9 времени. Кроме того, элемент И-НЕ 60 вырабатывает сигнал 42 записи в блок 4 сравнения, а элемент И-НЕ 61 - сигнал 72 восстановления или следующего запуска счетчика .9 времени, Три выхода регистра 52.2, идентифицирующие режимы останова, совместно с сигналами 51 результата сравнения, 70 заполнения памяти, 15 7 окончания записи через элементы И-НЕ 56-59 вырабатывают сигнал 15 прерывания. Сигнал 151, кроме того, сбрасывает регистр 52. и триггер 54. Сигналы записи в регистры 52 1 -523, 44 и 48 вырабатываются дешифратором 65 и элементами И-НЕ 66-68.Выход 74 блока управления управляет чтением информации из блока 5.Счетчик 9 времени предназначен для фиксации временных интервалов. По информационному выходу он связан с блоком 5 памяти данных, по управляющим входу и выходу - с блоком 8 управления. Для облегчения понимания работы устройства на фиг. 2-8 показаны следующие сигналы; 15-15- седьмой управляющий вход блока 8 управления (сигналы адресов регистров 44, 48, 521-52 3, 15 4. - седьмой управляющий вход блока 8 управления (сигнал, управляющий записью информации в регистры 44, 48 и 52), 16 - седьмой управляющий вход блока 8 управления (сигнал, управляющий запросом информации из памяти), 15. - управляющий вход блока 3 памяти эталонный последовательности (сигнал, управляющий чтением из бло 1084803 12ка 3 памяти эталонной последовательности), 151 - седьмой управляющийвход блока 8 управления (сигнал,управляющий окончанием записи кодовконтролируемого интерфейса в блок 5 , 5памяти данных); 15 1 - седьмой управ -ляющий выход блока 8 управления (сигнал, управляющий прерыванием по окончании работы), 15.2 - седьмой управляющий выход блока 8 управления (сиг Онал идентифицирующий код на информационных линиях 13 выдачи), 23. -23первые информационные входы блока 2формирования адреса, блока 4 сравнения, блока 5 памяти данных, блока 6 15запуска, блока 7 останова, информационные выходы блока 1 преобразования параллельного кода в последовательный, пятый управляющий выход 28блока 8 управления, второй управ в 20ляющий вход блока 2 формирования адреса, третий управляющий вход блока 4 сравнения (сигнал, осуществляющий запуск БИУ), 29,1+ 29 п - информационный выход блока 3 памяти эта в 25лонной последовательности, второйинформационный вход блока 2 Формирования адреса, втоорой информацион -ный вход блока 4 сравнения, код эталонной последовательности, 30 - щуправляющий выход блока 4 сравнения,первый управляющий вход блока 2 Формирования адреса, четвертый управляющий вход блока 8 управления (сигнал, отражающий результат сравненияв блоке 4 сравнения) 31.1 - 31 и -информационный выход блока 2 формирования адреса, второй информационный вход блока 3 памяти эталоннойпоследовательности (сигнал, отражающий адрес необходимой эталонной последовательности); 32 - второй управляющий выход блока 2 формированияадреса, пятый управляющий вход блока 8 управления (сигнал запроса записи в блок 5 памяти данных), 33. -первый управляющий выход блока 2 формирования адреса, второй управляющий вход блока 4 сравнения (сигнал,управляющий занесением информациив регистр 39), 33.2 - первый управляющий выход блока 2 формированияадреса, второй управляющий входблока 4 сравнения (сигнал, задающийрежим сравнения содержимого регист 53ра 39 с кодом на шинах 29. -29 п,33, - первый управляющий выход блока 1 формирования адреса, второйуправляющий вход блока 4 сравнения(сигнал, задающий режим сравнениясодержимого регистра 39 с кодом нашинах 23. -2"и, 75 - четвертыйуправляющий выход блока 8 управления,первый управляющий вход блока 4 сравнения (сигнал, управляющий эанесением информации в регистр 39), 76пятый управляющий выход блока 8 управления, третий управляющий входблока 4 сравнения (сигнал, осуществляющий идентиФикацию кода контролируемого интер 4 еиса, поступающегов блок 4 сравнения по первому инФормационному входу), 46 - первыйуправляющий выход блока 8 управления,управляющий вход блока 6 запуска(сигнал, осуществляющий управлениезаписью в регистр 44 информации, поступающей в блок 6 запуска по второму информационному входу), 47управляющий выход блока 6 запуска,первый управляющий вход блока 8 уп 1равления (сигнал, отражающий резуль 4 тат сравнения состояния контролируемого интерфейса с содержимым регистра 44) 50 - шестой управляющийвыход блока 8 управления, управляющий вход блока 7 останова (сигнал,осуществляющий управление записьюв регистр 48 информации, поступающий в блок 7 останова по второмуинформационному входу), 51 - управляющий выход блока 7 останова, шестой управляющий вход блока 8 управления (сигнал, отражающий результатсравнения состояния контролируемогоинтерфейса с содержимым регистром 48)70 - управляющий выход блока 5 памяти данных, третий управляющийвход блока 8 управления (сигнал,вырабатываемый блоком 5 памяти данных по заполнению памяти), 71 - управляющий выход счетчика 9 времени,второй управляющий вход блока 8управления (сигнал, сообщающий осрабатывании счетчика времени),72 - второй управляющий выход блока 8 управления, управляющий входсчетчика времени 9, (сигнал, осуществляющий восстановление (следующий запуск) счетчика времени 9),73 - третий управляющий выход блока 8 управления, управляющий входблока 5 памяти данных (сигнал, осуществляющий управление записью информации в блок 5 памяти данных),74 - третий управляющий выход блока 8 управления, управляющий входблока 5 памяти данных (сигнал, осуществляющий управление чтением инфор мации иэ блока 5 памяти данных).Устройство работает следующим образом. 5При вводе информации с контролируемого интерфейса в блок 5 памяти ,данных заносятся коды, отражающие состояние контролируемого интерфейса, и при необходимости - информа "ции о времени со счетчика 9 времени. Запись в память кодов состояний контролируемого интерфейса может происходить в следующих режимах: по изменению кодов на шинах контроли руемого интерфейса, по командам блока 2 формирования адреса,При работе в режиме записи в память по изменению кодов на шинах контролируемого интерфейса, информа ция о кодах контролируемого интерфейса поступает в блок 4 сравнения с информационных выходов блока 1 преобразования параллельного кода в последовательньй . Блок 4 сравнения осу ществляет сравнение предыдущего, записанного в регистр 39, кода контролируемого интерфейса с кодом, находящимся на информационном входе в настоящий момент, и в случае их 30 несовпадения вырабатывает управляющий сигнал 30 на четвертый вход блока 8 управления. Блок 8 управления по четвертому выходу 75 управляет записью нового кода в блок 4 сравнения (в регистр 39) и по третьему выходу 73 - в блок 5 памяти данных. Информация о кодах контролируемого интерфейса поступает в блок 5 памя-. ти данных по первому информационно О му входу.При работе в режиме записи в память по счетчику 9.времени информация с линий контролируемого интерфейса в блок 5 памяти данных прохо-,.45 дит через определенные промежутки времени, фиксируемые счетчиком 9 времени. Управление записью в блок 4 памяти данных осуществляется счетчиком 9 времени через блок 8 управления, сигналами 71 и 73. При этом сигналом 72 производится новый запуск счетчика времени.При работе в режиме записи в память по командам блока 2 формирования адреса имееется возможность следить за правильностью последовательностей контролируемого интерфейса или другого процесса. При этом программа контроля и необходимые кЬды заранее записываются в блок 3 памяти эталонной последовательности с информационных линий 12 приема по сигналам 15После начала работы в этом, режиме (по сигналу 28) блок 2 формирования адреса по каждому импульсу генератора 27 импульсов формирует адрес ячейки блока 3 памяти эталонной последовательности, содержимое которой поступает на шины 29. -29у Формирование адреса зависит от предыдущего состояния на части шин 29 и от состояния на выходе мультиплексора 26. Часть разрядов кода на ши-, нах 29 управляет тем, какой из входов мультиплексора (23 . -23 п, 30) будет подан на вход БМУ 24. На фиг.9 представлен алгоритм для проверки последовательности сигналов начальной выборки канала ввода-вывода ЭВИ Единой системы. В начале работы происходит занесение информации с шин 23.4-23 д на регистр 39 блока 4 сравнения и задается реМм сравнения в блок 4 сравнения с шинами 23, после чего программа ожидает изменения кодана шинах 23. При этом сигнал 30 перейдет в состояние логического "0. Затем, открьвая нужный вход мультиплексора 26, выборочно анализируется состояния одной иэ линий на шинах 23 и, если оно соответствует нормальной работе, программа переходит к анализу следующего сигнала вырабатываемого проверяемым каналом практически одновременно. Производится занесение нового состояния шин 23 на регистр 39 (сигналом 33,), затем ожидается новое изменение, которое также контролируется. При любом нарушении вырабатьвается различный код (А 1 А 6) на шины 31 и сигнал 32 в блок 8 управления для записи состояния шин 23.23 д в блок 5 памяти данных. На этом работа заканчивается. Неправильное состояние иэ блока 5 памяти данных затем будет передано по информационным линиям 13 выдачи для диагностики и принятия решения, а состояние нашинах 31 дает дополнительную информацию.На фиг. 10 показан случай, когда выборочно проверяются только операции ввода-вывода определенного внеш