Устройство прерывания

"Энергия", 1 ип) . 6 т. 52,2. К "Микроп мах, М. (протот те 2-15 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЭО АВТОРСКОМУ СВИДЕ(71) Специальное конструкторскоебюро промышленной автоматики(54) (57) УСТРОЙСТВО ПРЕРЫВАНИЯ, содержащее дешифратор адреса, регистртекущего состояния, первый и второйтриггеры, регистр запроса прерыванийблок приоритета, первый и второйэлементы И-НЕ, шифратор, компаратор,элемент задержки и блок элементов И,причем группа входов дешифратораадреса подключена к адресным входамустройства, управляющий вход дешифратора адреса подключен к входусигнала вывода устройства, а выходдешифратора адреса соединен с входомуправления записью регистра текущего состояния и с нулевым входом первого триггера, единичный выход которого соединен с входом управлениязаписью регистра прерываний, перваягруппа входов которого подключенак входам внешних запросов на прерывание устройства, выходы регистразапроса прерываний подключены к входам блока приоритета, выходы которого подключены к входам первого элемента И-НЕ и шифратора, выходы которого подключены к группе входов блока элементов И и к первой группевходов компаратора, вторая группавходов которого соединена с выходамирегистра текущего состояния, группавходов которого является первойгруппой информационных входов устройства, выход компаратора подключен к первому входу второго элемента И-НЕ, второй вход которого подключен к выходу первого элемента И-НЕ, а третий - к выходу элемента задержки, вход которого соединенс нулевым выходом первого триггера,выход второго элемента И-НЕ подключен к единичному входу второго триггера, нулевой вход которого и управляющий вход блока элементов И соединен с входом подтверждения прерываний устройства, нулевой выходвторого триггера подключен к единичному входу первого триггера, выходыблока элементов И являются информационными выходами устройства,о т л и ч а ю щ е е с я тем, что,с целью расширения области применения устройства, в него введены регистр подключения прерываний, регистр программируемых запросов, дешифратор подключения прерываний, уп.равляющий вход которого соединен спервым выходом второго триггера,группа входов дешифратора подключения прерываний подключена к выходам регистра подключений прерываний, выходы дешифратора подключенияпрерываний подключены к выходам запросов прерываний устройства, выходдешифратора адреса подключен к входам управления записью регистрапрограммируемых запросов и регистраподключения прерываний, группы вхо1084795 дов которых подключены соответствен.но к второй и третьей группам информационных входов устройства,1Изобретение относится к вычислительной технике и может быть использовано в мультимикропроцессорныхсистемах,Известно устройство выдачи кодазапроса прерывания на магистральмикропроцессорной системы, входящеев состав. устройства для аппаратнойреализации программных прерываний,содержащее порт вывода, на информа Оционных входах которого закоммутирован код запросов прерывания, егоинформационные выходы подключены кшине данных магистрали, а его управляющий вход подключен к шине. 15подтверждения прерывания процессора.При реакции процессора на запроспрерывания процессор вырабатываетсигнал подтверждения прерывания, покоторому порт вывода выдает на шины 20данных код запроса прерывания,закоммутированный на его информационных входах 1 .Недостатком устройства являютсяограниченные возможности, обусловленные невозможностью его применения при наличии нескольких запросовпрерывания без введения дополнительных технических средств.Наиболее близким к изобретениюпо технической сущности являетсясубпроцессор для обработки прерываний, содержащий блоки приоритетныхпрерываний, порт ввода-вывода,инверторы, входы кода прерывания блоков приоритетных прерываний и информационные выходы порта вводавывода подключены к шинам данных, входы разрешения записи текущего состояния блоков приоритетного прерывания и входы выбора устройства порта ввода-вывода подключены к выходам дешифратора портовввода-вывода, выходы блока векторапрерывания блоков приоритетныхпрерываний подключены к информационным входам порта ввода-вывода,вывыходы регистра программируемыхзапросов подключены к второй группевходов регистра запросов прерываний. 1ходы запроса прерывания блоков приоритетных прерываний подключены к входу первого инвертора, выход которого соединен с входом стробирования порта-вывода, выход прерывания которого соединен с входом второго инвертора, выход которого подключен к шине запроса прерывания, связанной с процессором.Известный субпроцессор обработки прерываний подключается к интервейсу микропроцессорной системы как внешнее устройство. При поступлении на входы блоков приоритетных прерываний сигналов запросов прерываний от .периферийных устройств субпроцессор формирует сигнал запроса прерывания, поступающий в микропроцессор, восприняв который микропроцессор выполняет команду ввода вектора прерывания иэ субпроцессора, по которой с выходов порта ввода-вывода на шины данных выдается код вектора прерывания 2 .Недостатком известного устройства является то, что оно позволяет организовать прерывание только в одном микропроцессоре.Цель изобретения - расширение области применения устройства.Поставленная цель достигается тем, что в устройство прерывания содержащее дешифратор адреса, регистр текущего состояния, первый и второй триггеры, регистр запроса прерываний, блок приоритета, первый и второй элементы И-НЕ, шифратор, компаратор, элемент задержки и блок элементов И, причем группа входов дешифратора адреса нодключена к адресным входам устройства,управляющий вход дешифратора адреса подключен к входу сигнала вывода устройства, а выход дешифратора адФреса соединен с входом управления записью регистра текущего состояния и с нулевым входом первого триггера,1084795единичный выход которого соединен свхо 3вход сигнала вывода устройства ревходом управления записью регистра гис 4гистр подключения прерываний епрерываний, первая группа входов ко гист 5й, регистр программируемых запросов еторого подключена к входам внешних 6резапросов на прерывание устройства,гистр тек его сущ остояния,триггер 7,выходы регистра запроса прерыванийрегистр 8 зап росов прерывании, входыиподключены к входам блока приоритета9 и 10 внешних.за просов на прерывавыходы которого подключены к входамние, блок 11 и иор ритета, элемент И-НЕпервого элемента И-НЕ, и шифратора12, шифрато . 13 бр. , лок элементов И 14,ратора, компаратор 15, элемент И-НЕ 16 элевыходы которого подключены к группе 17Эмент 1 задержки, триггер 18входов блока элементов И и к первой вхо 19э Р фгруппе входов .компаратора втораявход подтверждения пре ыванийУ я устройства, дешифратор 20 по клювхо р р анийгруппа входов которого соединена сподключения прерываний, выходы 21 и 22 з -выходами регистра текущего состояд и 22 запросов прерываний устройства ин о -ния, группа входов которого являетсяя 15 мационные выходы 23 ст ойспервой группой информационных вхо- фоФормационные входы 24-29 ст йдов устройства, выход компаратора Бустроиства,лок приоритета содержит входыподключен к первому входу второго 30, элементы НЕ 31, элементы И-НЕэлемента И-НЕ, второй вход которого 32 и 33 выходы 34,подключен к выходу первого элеменУстрой бтройство работает следующимта И-НЕ, а третий - к выходу элемен- образом.с н левымта задержки, вход которого соединен При единичном овнчном уровне сигнала нас улевым выходом первого триггера управляющих вхФвходах регистров 4-6 ивыход второго элемента И-НЕ подклю ихих состояние не изменяется, причен к единичному входу второго триг нулевом уровне сигнала на управляюр гистров - и 8 инфоргера, через нулевой вход которого щих входах реги 4-6 8и управляющий вход блока элементов И. мация с их фих информационных входовсоединены с входом подтверждения передается на их выходы.прерываний устройства, нулевой выход В исхоисходном состоянии входные сигвторого триггера подключен к единич- налы -алы - сигнал вывода, поступающийному входу первого триггера, выходы с входа 3бвхода , сигнал подтверждения пре"лока элементов И являются информа- рывания от процессоров с входа 19,ционными выходами устройства введены сигналУналы запросов прерываний от перирегистр подключения прерываний ре- фери"нЭерииных устройств с входов 9 и 10,гистр программируемых запросов де- а также вкже выходные сигналы регистра 5шифратор подключения прерываний уп- З 5 программипрограммируемых прерываний имеютравляющий вход которого соединен с уровень логиогическои единицы и непервым выходом второго триггера груп- изменяют сЭяют состояния устройства.Тригпавходов дешифратора подключения геры 7 18 би о ращены в нулевое соспрерываний подключена к выходам ре- тояние. Сигнал нулевого уровня сгистра подключения прерываний, выходы 40 .единичного выхода триггера 7 разредешифратора подключения прерываний шает прохождение сигналов запросовподключены к выходам запросов преры- , прерываний от периферийных устройствмванин устройства, выход дешифратора через регистр 8 запроса прерываний,адреса подключен к входам управле- и при отсутствии сигналов нулевогония занисью регистра программируемыхУровня на каком-либо входе блока 11запросов и регистра подключения пре- приоритета сигналы на его выходе бурываний, группы входов которых под- ,дут иметь единичные уровни, в соключены соответственно к второй и ответствии с чем на выходе первоготретьей группам информационных входов элемента И-НЕ 12 формируется сигналустройства, выходы регистра програм-. 10 нулевого уровня, запрещающий формимируемых запросов подключены к второй рование на.выходе второго элементагруппе входов регистра запросов преры- И-НЕ 16 нулевого уровня сигнала уставаний,новки триггера 18 в единичное состояНа фиг.1 дана структурная схема ние.устройства прерывания на фиг.2 - то з 5 Сигнал единичного уровня со входаже, блока приоритета. . 19 не изменяет состояние триггераУстройство содержит дешифратор 1 18, а единичный сигнал на нулевомадреса, адресные входы 2 устройства, выходе триггера 18 не изменяет сос 1084 795тояние триггера 7 и запрещает формирование сигналов запросов прерыванийпроцессоров на выходах дешифратора20 подключения прерываний. Единичныйуровень сигнала подтверждения прерывания от процессоров, поступающийсо входа 19 на первый вход группыэлементов в высокоомное (третье) состояние, и передачи информации наинформационные выходы 23 не происходит.В регистр 4 подключения прерываний в исходном состоянии занесенаинформация, указывающая в какой изпроцессоров многопроцессорной систе"мы будет формироваться сигнал запроса прерывания с выхода дешифратора20 подключения прерывания. В регистр 6 текущего состояния занесенкод уровня текущей программы, определяющий степень важности выполняемой программы.При появлении на информационныхвходах регистра 8 запроса прерыванийодного или нескольких сигналов нулевых уровней на вход блока 11 приоритета поступают сигналы нулевыхуровней. При наличии 0 на одном извыходов блока 11 шифратор 13 формирует двоичный код, поступающий накомпаратор 15, а элемент И-НЕ 12 полюбому нулевому входному сигналуформирует единичный сигнал. Накомпараторе 15 происходит сравнениедвоичного кода регистра 6 текущегосостояния и шифратора 13, и прибольшем значении кода шифратора 13,т.е. приоритет источника запросазпрерывания выше приоритета выполняемой программы, на выходе компаратора 15 Формируется единичный сигнал,Если значение кода шифратора 13 непревышает значение кода регистра 6текущего состояния, то на выходекомпаратора 15 формируется сигналнулевого уровня,Элемент 17 задержки служит длязадержки положительного фронта сигнала на время распространения сигнала от входов регистра 8 запроса.прерываний до входа элемента И-НЕ 16.В данном случае элемент 17 задержкиповторяет единичный уровень сигналас нулерого выхода триггера 7.При совпадении единичных сигналов на входахнии единичных сигналов на входахэлемента И-НЕ 16 на его выходе Формируется нулевой сигнал, устанавливающий в единичное состояние триггер 5 1 О 5 20 25 30 35 40 45 50 55 18, нулевой сигнал с выхода которого поступает на вход дешифратора 20 подключения прерываний, а также уста. навливает в единичное состояние триггер 7. По единичному уровню сигнала с единичного выхода триггера 7 в регистре 8 запроса прерываний фиксируются запросы прерываний, поступающие на вторые и третьи его входы, и устройство прерывания не воспринимает новых запросов, т.е. блокируется. На выходец блока 17 задержки повторяется нулевой сигнал, а сигнал установки триггера 18 снимется.При поступлении нулевого. сигнала на управляющий вход дешифратора 20 подключения прерываний последний, в соответствии с информацией в регистре 4 подключения прерываний, формирует один из сигналов запросов прерываний, поступающий к процессорам со входов 21 и 22.После реакции на запрос прерываний того процессора, к которому был сформирован сигнал запроса прерывания, этот процессор получает достун к магистрали микропроцессорной системы и формирует нулевой уровень сигнала подтверждения прерывания от процессора, поступающий на вход 19По нулевому уровню этого сигнала сбрасывается триггер 18, а также разрешается передача информациичерез блок элементов И 14. Двоичный код запроса прерывания с выходов блока 14 поступает на информационные выходы 23. Процессор воспримет код запроса прерывания и переходит на соответствующую этому коду подпрограмму, В процессе дальнейшей работы этот процессор должен разблокировать устройство прерывания. После получения доступа к магистрали он выдает на адресные входы 2 адрес, который соответствует устройству прерывания, а на информационные входы 24-29 выдает информацию для регистров 4-6 и формирует сигнал вывода, поступающий на вход 3. На выходе дешифратора 1 адреса формируется нулевой уровень сигнала,по которому в регистры 4-6 заносится соответствующая им информация и устанавливается в нулевое состояние триггерВследствие того, что на первый и второй входы элемента И-НЕ 16 некоторое время поступают единичные сигналы, осуществившие первое срабатывание триггера 18, разрешающийсигнал на третий вход элемента И-НЕ16 поступит с задержкой. Использование изобретения позволяет расширить область применения устройства.ряшев Корректор И. Шар Составитель Техред М.Теп едактор О. Бу Заказ 2012/44 ио СР 4/5 ал ППП "Патент",ул. Проектная,4 Уж Тираж 699 ПодпВНИИПИ Государственного комитетапо делам изобретений и открытий 113035, Москва, Ж, Раушская наб