Резервированная система

(56) 1. Авторское562822, кл. Н 052. Авторское св637816, кл. Н 053. Авторское св615483, кл, С 06 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(54)(57) 1. РЕЗЕРВИРОВАННАЯ СИСТЕМА,содержащая три резервных блока, первый коммутатор информации из резервныхблоков и первый регистр управления,причем информационные выходы первого, второго и третьего резервныхблоков соединены с входами первой,второй и третьей групп информационных входов первого коммутатора информации из резервных блоков, выходыконтроля первого, второго и третьегорезервных блоков соединены с входамипервого, второго и третьего разрядов первого регистра управления, о тл и ч а ю щ а я с я тем, что, сцелью повьппения надежности системыза счет более полного использованиярезерва, в нее введены второй и третий коммутаторы информации из резервных блоков, второй и третий ре"гистры управления, три группы мажоритарных элементов, девять элементовИЛИ, девять элементов НЕ и три блока коммутации восстановленной информации, причем информационные выходы первого, второго и третьего резервных блоков соединены с входами первой, второй и третьей группмажоритарных элементов, выходыкоторых соединены с информационнымивходами соответственно первого,второго и третьего блоков коммутациивосстановленной информации, выходыкоторых соединены с входами четвертой группы информационных входовсоответственно первого, второго итретьего коммутаторов информациииэ резервных блоков, выходы контроляпервого, второго и третьего резервныхблоков соединены с входами соответственно первого, второго и третьегоразрядов первого второго и третьегорегистра управления, выходы первогорегистра управления соединены с первыми входами первого, второго итретьего элементов ИЛИ, выходы котрых соединены с первым, вторым и третьим соответственно управляющимивходами первого коммутатора информации из резервных блоков и первогоблока коммутации восстановленнойинформации, а через первый, второйи третий элементы НЕ подключены соот"ветственно к их четвертому, пятомуи шестому управляющим входам, выходы второго регистра управления соединены с первыми входами четвертого,пятого и шестого элементов ИЛИ, выходы которых соединены с первым, вто"рым и третьим соответственно управляющими входами второго коммутатораинформации иэ резервных блоков и вто"рого блока коммутации восстановленнойинформации, а через четвертый, пятый и шестой элементы НЕ подключенык их четвертому, пятому и шестомусоответственно управляющим входам,1 Г)84 802 выходы третьего регистра управления соединены г первыми входами седьмого восьмого и девятого элементов ИЛИ, выходы которых соединены с первым, вторым и третьим управляющими входами третьего коммутатора информации из резервных блоков и третьего блока коммутации восстановленной информации, а через седьмой, восьмой и девятый элементы НЕ подключены к их соответственно четвертому, пятому и шестому управляющим входам, выход контроля первого резервного блока соединен с вторыми входами первого, четвертого и седьмого элементов ИЛИ, выход контроля второго резервного блока соединен с вторыми входами второго, пятого и восьмого элементов ИЛИ, выход контроля третьего резервного блока соединен с вторыми входами третьего, шестого и девятого элементов ИЛИ.2. Система по и, 1, о т л и - ч а ю щ а я с я тем, что коммутатор информации из резервных блоков содержит три группы элементов И и группу элементов ИЛИ, причем входы первой, второй и третьей групп информационных входов коммутатора соединены с первыми входами элементов И соответственно первой, второй и третьей групп, выходы которых соединены с первыми, вторыми и третьими входами соответственно элементов ИЛИ группы, четвертые - восьмые входыкоторых подключены к входам четвертойгруппы информационных входов коммутатора, а выходы соединены с выходамикоммутатора, первый управляющийвход коммутатора соединен с вторымивходами элементов И второй и третьейгрупп, второй управляющий вход коммутатора подключен к вторым входам Изобретение относится к вычислительной технике и может быть использовано при проектировании высоконадежных вычислительных систем.Известны трехканальные мажоритарно-резервированные устройства, которые, кроме мажоритации, реализуют элементов И первой группы и третьимвходам элементон И третьей группы,третий управляющий вход коммутатораподключен к третьим входам элементовИ первой и второй групп, четвертый,пятый и шестой управляющие входыкоммутатора соединены с четвертымивходами элементов И соответственнопервой, второй и третьей групп.3, Система по и. 1, о т л и -ч а ю щ а я с я тем, что блок коммутации восстановленной информациисодержит пять групп элементов И, выходы которых соединены с выходамиблока, а первые входы - с информационными входами блока, вторые входыэлементов И первой группы соединеныс первым управляющим входом блока,третьи входы элементов И первойгруппы соединены с вторым управляющим входом блока, четвертые входыэлементов И первой группы соединеныс третьим управляющим входом блока,четвертый управляющий вход блокаподключен к вторым входам элементовИ второй группы, пятый управляющийвход блока соединен с третьими входа.ми элементов И второй группы, шестой управляющий вход блока подключен к четвертым входам элементов.второй группы, вторые, третьи и четвертые входы элементов И третьейгруппы соединены соответственно стретьим, четвертым и пятым управляющими входами блока, вторые третьии четвертые входы элементов И четвертой группы подключены соответственнок второму, четвертому и шестому уп,равляющим входам блока, вторые,третьи и четвертые входы элементов Ипятой группы соединены соответственно с первым, пятым и шестым управляющими входами блока,переключение выходной информации резервируемых блоков при их отказах по сигналам с контрольных устройств, т.е. обеспечивают работоспособность 5 резервированной системы при наличиихотя бы одного исправного резервированного блока 1 .Системы с данным устройством отказывают при отказе всех систем контроля или при обнаружении искажения информации во всех каналах резервируемых блоков, произошедшего в разных разрядах.Известно устройство, обеспечивающее работоспособность резервированной системы при отказах всех схем. контроля 2 .1 ООднако при отказе одного канала резервирования из трех на одну его выходную шину проходит искаженная информация.Известна вычислительная система, 15 содержащая К запоминающих устройств (ЗУ), М процессоров, коммутатор памяти, коммутатор процессоров, устройства контроля процессоров и ЗУ, регистр состояния и управления ком мутаторами, причем выходы ЗУ соединены с соответствующими входами коммутатора памяти, выходы которого соединены с входами процессоров, выходы которых соединены с соответ ствующими входами коммутатора процессоров, выходы которого соединены с входами ЗУ и с входами устройств ввода-вывода, выходы контрольных устройств процессоров и ЗУ соединены зо с входами регистра состояния и управления, выходы которого соединены с управляющими входами коммутаторов процессора и памяти 3 .Недостатком известной системы явля З ется невозможность функционирования при возникновении отказов во всех одноименных блоках (не обязательно одновременно) таких, что приводят к появлению сигналов ошибки, но ис правляются мажоритацией. Например, искажение различных разрядов информации одноименных блоков или разновременное появление искажений в разрядах, а также некоторые сочетания отказов устройств контроля и разрядных отказов блоков приводят к отказу системы. Система не работает также при отказах всех устройств контроля одноименных блоков. 50Кроме того, в известной системеотсутствует оперативное переключениеобмениваемой информации, а такжеобмена при обнаружении ее искаженияв том же такте. Управление коммутато рами идет через логические цепии регистры, что при использовании,быстродействующих процессоров и блоков памяти может привести к задержкев срабатывании коммутаторов и пропуску на их выход искаженной информации. Целью изобретения является повышение надежности путем более полногоиспользования резерва и повышениядостоверности выходной информациикоммутаторов,Указанная цель достигается тем,что в резервированную систему, содержащую три резервных блока, первыйкоммутатор информации иэ резервныхблоков и первый регистр управления,причем информационные выходы первого,второго и третьего реэервньк блоков1соединены с входами первой, второй итретьей групп информационных входовпервого коммутатора информации иэрезервных блоков, выходы контроляпервого, второго и третьего резервных блоков соединены с входами первого, второго и третьего разрядовпервого регистра управления, введенывторой и третий коммутаторы информации из резервных блоков, второй итретий регистры управления, тригруппы мажоритарных элементов, девятьэлементов ИЛИ, девять элементов НЕи три блока коммутации восстановленной информации, причем информационные выходы первого, второго и третьегорезервных блоков соединены с входамипервой, второй и третьей групп мажоритарных элементов, выходы которыхсоединены с информационными входамисоответственно первого, второгои третьего блоков коммутации восстановленной информации, выходы которыхсоединены с входами четвертой группы информационных входов соответственно первого, второго и третьего коммутаторов информации из резервнькблоков, выходы контроля первого,второго и третьего резервных блоковсоединены с входами соответственнопервого, второго и третьего разрядовпервого, второго и третьего регистра управления, выходы первого регистра управления соединены с первымивходами первого, второго и третьегоэлементов ИЛИ, выходы которых соединены с первым, вторым и третьим соот;ветственно управляющими входами первого коммутатора информации из резервных блоков и первого блока комму-,тации восстановленной информации, ачерез первый, второй и третий элеТОН)ЯР 2 менты НЕ подключены соответственна к их четвертому, пятому и шестомууправляющим входам, выходы второгорегистра управления саединень с первыми входами четвертого, пятого и 5шестого элементов ИТТИ, выходы кат)рых соединены с первым, вторым итрстьим соответственно управляющимивходами второго коммутатора инфоТ)мации из резервных блоков и второгоблока коммутации восстановленной информации, а через четвертый пятый и шес.той элементы НЕ подкл)очены к их четвертому, пятому и шестому соответственно управляющим входам, выходы третьего регистра управления соединеныс первыми входами седьмого, васьмагаи девятого элементов ИЛИ, выходы которых соединены с первым, вторым итретьим управляющими входами третьего 20коммутатора информации из резервныхблоков и третьего блока. коммутациивостановленной информации, а черезседьмой, восьмой и девятый элементыНЕ подключены к их соответственночетвертому, пятому и )дестому управляющим входам, выход контроля первогорезервного блока соединен с вторымивходами первого, четвертого и седьмого элементов ИЛИ, выход контролявторого резервного блока соединенс вторыми входами второго, пятогои восьмого элементов ИЛИ,. выход контроля третьего резервного блока соединен с вторыми входами третьего,шестого и девятого элементов ИЛИ. Коммутатор информации из резервных блоков содержит три группы элементов И и группу элементов ИЛИ, при-,10 чем входы первой, второй и третьей групп информационных входов коммутатора соединены с первыми входами элементов И соответственно первой, второй и третьей групп, выходы кото-рьТх соединены с первыми, вторыми и третьими соответственно входами элементов ИЛИ группы, четвертые восьмые входы которых подключены к входам четвертой группы инфо)маионных входов коммутатора, а выходы соединены с выходами коммутатора, первый управляющий вход коммутатора соединен с вторыми входами элементов И второй и третьей групп, второй55 управляющий вход коммутатора подключен к вторым входам элементов И первой группы и третьим входам элементов И третьей группь), третип ;иТ)ав)яюц)п вхп кс)мму ата по 1)к.юче) к треть)м входам э)еен)в И первой и второй групп, четвер вып, пять)й и шестой управляющие входы коммутатора соединены с четвертьмп входами э)емзнтов И соответственно первой второй и третьей групп.Кроме того, блок коммутации восстановленной информации содержит пять групп элементов И, выходы которых соединены с выходами блока, а первые входы ф с информационными входами блока, вторые входы элементов И первой группы соединены с первым управляющим входом блока, третьи входы элементов И первой группы соединены с вторым управляющим входом блока, четвертые входы элементов И первой группы соединены с третьим управляющим входом блока, четвертый управляющий вход блока соединен с вторыми входами элементов И второй группы, пятый управляющий вход блока соединен с третьими входами элементов И второй группы, шестой управляющий вход блока соединен с четвертыми входами элементов И второй группы, вторые, третьи и четвертые входы элементов И третьей группы соединены соответственно с третьим, четвертым и пятым управляющими входами блока, вторые, третьи и четвертые входы элементов И четвертой группы подключены соответственно к второму, четвертому и шестому управляющим входам блока, вторые, третьи и четвертые входы элементов И пятой группы соединены соответственно с первым, пятым и шестым управляю)цими входами блока.На фиг. 1 представлена структурная схема резервированной системы для случая, когда в качестве резервных блоков выбраны процессор и блок памяти, на фиг. 2 - вариант реализации одного разряда схемы коммутации для одного информационного разряда бпока памяти. Блок-схема предлагаемой системы содержит три синхронно работающих канала 1 резервирования, в состав каждого из которых входят процессор 2 с устройством контроля, блок 3 памяти с устройством контроля, коммутатор 4 информации памяти, коммутатор 5 информации процессоров, регистр б управления, две группы мажоритарных элементов 7 и 8, два блока 9 и 10, 108480коммутации восстацовлеццой инф 1 р;1 лции, две группы элементов И 14 и НЕ 11 и 12, выходы контроля блок памяти и процессора соответствеццо 13 и 14, первый и второй вход элемец тов ИЛИ 15 и 16, элемент ИЛИ 17 групп 11 и 12, элемент НЕ 18 групп 11 и 12.На фиг, 2 обозначены элементы И 19-26 выходы элементов ИЛИ 27-29, входы коммутатора 30-32, выход 33 этого коммутатора, элемент ИЛИ 34, элементы И 35-37, элемент ИЛИ 38.На три входа коммутатора 4, а также три входа группы 7 поступает 15 информация с выходов блоков 3 памяти всех каналов 1. Эта информация коммутируется под управлением сигналов с выходов элементов ИЛИ-НЕ 11 и поступает на вход процессора 2. Выходы 20 процессоров всех каналов соединены с тремя входами коммутатора 5 группы 8. Выходная информация процессора коммутируется управляющими сигналами с выходов элементов ИЛИ-НЕ 12 и25 поступает на вход блока 3 памяти. Сигналы ошибок с выходов 13 устройств контроля блока 3 памяти и выходов 14 устройств контроля процессоров 2 поступают соответственно через вхо ды 15 групп элементов ИЛИ-НЕ 11 и 12 на управляющие входы коммутаторов 4 и 5 и блоков 9 и 10, а также фиксируются в регистре 6 управления, с выходов которого через входы 16 группы элементов ИЛИ-НЕ 11 и 12 на указанные выше управляющие входы коммутаторов 4 и 5 и блоков 9 и 10. В регистре 6 управления фиксируются сигналы ошибок со всех контрольных устройств всех каналов резервирования. Таким образом, в каждом канале имеется информация о состоянии блоков всех каналов, что позво 45 ляет делать независимое (децентрализованное) управление коммутацией в каждом канале. Использование автономного управления коммутацией с коммутаторами в каждом канале повышает надежность системы. Все три50 канала аппаратурно идентичны и взаимо. заменяемы. Управление коммутацией ,осуществляется как с выходов регистров б через входы 16 элементов 11 и 12, так и непосредственно по сигна 55 лам ошибок с устройств контроля через входы 15 в одном и том же тактевозникновения ошибки и обмена информанией, Это уменьшает задержки ца переключение информации, чем повышается достоверность выходной информации коммутаторов 4 и 5.Схемы коммутации для памяти и для процессора одинаковы и реализуют следующую логику коммутации: нет отказов резервированных блоков - мажоритация, один отказ - мажоритация, отказ двух блоков из трех - переключение на управленце от исправного (и один блок посылает свою информацию в три канала), - отказ трех блоков - мажоритация. При наличии ца любой паре выходов 27-29 логических "1", что соответствует сигналам ошибок для двух из трех модулей, ца выход 33 через элемент ИЛИ 34 проходит информация исправного канала через один из элементов 19-21. При отсутствии отказов, наличии сигнала ошибки от одного из каналов или наличии сигналов ошибок от всех трех каналов на выход 33 через элемент ИЛИ 34 проходит информация с выхода 39 мажорйтарного элемента (элементы И 35-37 и ИЛИ 38) через один из элементов И 22-26.Например, при наличии на выходах 27-29 элемента 17 сигналов ошибок от всех каналов информация с выхода 39 мажоритарного элемента проходит на выход 33 через элемент И 26 и ИЛИ 34. Все другие элементы И (19-25) при этомзакрыты" логическим "0" с выходов элементов 18,Рассмотренная выше схема переключения реализуется для каждого разряда информации, передаваемой между процессором и блоком памяти.Введение вышеописанной логики коммутации позволяет функционировать системе при сочетаниях отказов в устройствах контроля и в некоторых группах оборудования одноименных блоков резервирования независимо от того, фиксируются ли они устройствами контроля во всех блоках или нет. Например, по сравнению с известной предлагаемая система оотается работоспособной при отказе одного устройства контроля блока и отказе в двух остальных блоках в "разрядном" оборудовании разных разрядов или при отказе в "разрядном" оборудовании для разных разрядов всех резервированных блоков.(авиа. 1 Таким образом, предлагаемая вычислительная система по сравнению с известной обладает повьщенной надежностью при одинаковом уровне резервирования функциональных блоков и более высокой достоверностью выходной информации блоков памяти и процессоров благодаря обеспечению функционирования системы при наличии отказов во всех одноименных резервируемых функциональных блоках или в устройствах контроля, при определенных сочетаниях разных типов отказовфункционального оборудования и контрольных устройств, децентрализацию 5, управления коммутацией и децентрализации коммутатора, исправлениюсбойной информации посредством мажоритации, оперативному переключениюобмениваемой информации в такте 1 О обмена при обнаружении ее искаженияв том же такте.1084802 ека ставитель хред А.Ач Редактор В,Иванова Коррект Заказ 2012 Филиал ППП "Патент", г. Ужгород, ул. Проектная Тирал 699 НИИПИ Государственн по делам изобрете 13035, Иосква, ЖПодписноего комитета СССРий и открытийРаушская наб., д. 4/5