Устройство для извлечения квадратного корня

СОКИ СОВЕСОЦИАЛРЕСПУБ ЕСНИХ Р 7/55 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИЗОБРЕТЕНИЯИДЕТЕЛЬСТВУ(71) Киевский ордена Ленина полнтвнческий институт им.50-летия Великой Октябрьской социалистической революции(56) 1, Авторское свидетельство СССРУ 435522, кл. 0 06 Г 7/552, 1975.2. Авторское свидетельство СССР9 647684, кл. 0 06 Р 7/552, 1979(54)(57) УСТРОИСТВО ДЛЯ ИЗВЛЕЧЕНИЯКВАдРАТНО 1 О ОРИ, содержащее регистр операнда, вспомогательный регистр, регистр коррекции, триггер,сумматор, выход суммы которого соединен с входом записи вспомогательного регистра, счетный вход триггера подключен к первой тактовой шинеустройства, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, оно содержит первый,второй и третий буферные регистры,сумматор по модулю два, одноразрядный регистр, первый и второй элементы ИЛИ, первый и второй элементы И,элемент 2 И-ИЛИ, элемент НЕ, выходкоторого соединен с первыми входами первого буферного регистра, выход которого соединен с первым входом сумматора, выход переноса которого соединен с входом одноразрядодом втоторого сое вогоэлесоединен го регистен с вхоодом сумод которо- ом второторого сое. мматора, инеи с зыех. ОПИСАНИ Н АВТОРСНОМУ,.80788 ного регистра и первым вхрого элемента И, выход кодинен с первым входом пермента ИЛИ, выход которогос входом третьего буфернора, выход которого соединдом коррекции и первым вхматора по модулю два, выхго соединен с первым входго элемента ИЛИ, выход кодинен с вторым входом сутретий вход которого соедходом одноразрядного регистра и информационным входом триггера, выход которого соединен с вторым входом сумматора по модулю два, выходрегистра операнда соединен с вторымвходом первого элемента И, выходкоторого соединен с входом второгобуферного регистра, выход которогосоединен с входом регистра операндаи вторым входом элемента 2 И-ИЛИ,третий вход которого соединен с вто.рой тактовой шиной устройства,и входом .элемента НЕ, четвертый вход эле.мента 2 И-ИЛ соединен с выходомвспомогательного регистра, перваятактовая шина соединена с вторымвходом третьего элемента И, третьятактовая шина устройства соединенас вторым входом второго элементаИЛИ, выход регистра коррекции соединен с вторым входом. первого элемента ИЛИ, четвертая тактовая шинаустройства соединена с вторым входом второго элемента И.Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах последовательного действия.Известно устройство для извлечения квадратного корня, содержащее 5сумматор, регистр, счетчик, две груп.пы элементов И, блок управления 1,Недостатками устройства являютсябольшие аппаратурные затраты и сложность, которая не допускает применения динамических регистров.Наиболее близким к изобретению является устройство для извлеченияквадратного корня, которое содержит регистр операнда, сумматор, триг гер, блок Формирования цифры, регистр .коррекции, вспомогательный регистри группы элементов типа И, ИЛИ иНЕ 2),Цикл работы такого устройства ра" 20вен(в+4), т.е. на 4 такта большеразрядности и операнда подкоренноговыражения), что приводит к увеличению времени выполнения операции.1Целью изобретения является уве- .личение быстродействия устройства.Поставленная цель достигаетсятем, что в устройство для извлечения квадратного корня, содержащеерегистр операнда, вспомогательныйрегистр, регистр коррекции, триггер,сумматор, выход суммы которого соединен с входом записи вспомогательного регистра, счетный вход триггера подключен к первой тактовой шине устройства, содержит первый, второй и третий буферные регистры, сумматор по модулю два, одноразрядныйрегистр, первый, второй элементы И,элемент 2 И-ИЛИ, элемент НЕ, выход 40которого соединен с первыми входамипервого буферного регистра, выходкоторого соединен с первым входомсумматора, выход переноса которогосоединен с входом одноразрядного 45регистра и первым входом второгоэлемента И, выход которого соединенс первым входом первого элементаИЛИ, выход которого соединен с входом третьего буферного регистра,выход которого соединен с входом регистра коррекции и первым входом,сумматора по модулю два, выход которого соединен с первым входомвторого элемента ИЛИ, выход которогосоединен с вторым входом сумматора,третий вход которого соединен с выходом одноразрядного регистра и информационным входом триггера, выход которого соединен с вторымвходом сумматора по модулю два, выход регистра операнда соединен свторым входом первого элемента И,выход которого соединен с входомвторого буферного регистра, выходкоторого соединен с входом регистра 65 операнда и вторым входом элемента 2 И-ИЛИ, третий вход которого соединен с второй тактовой шиной устройства и входом элемента НЕ, четвертый вход элемента 2 И-ИЛИ соединен с выходом вспомогательного регистра, первая тактовая шина соединена с вторым входом третьего элемента И, третья тактовая шина уст-ройства соединена с вторым входом второго элемента ИЛИ, выход регистра коррекции соединен с вторым входом первого элемента ИЛИ, четвертая тактовая шина устройства соединена с вторым входом второго элемента И.На чертеже приведена блок-схема устройства.Устройство содержит вспомогательный,регистр 1 и регистр 2 операнда, регистр 3 коррекции, триггер 4, сумматор 5, буферные регистры 6 - 8, сумматор 9 по модулю два, элемент 2 ИИЛИ 10, два двухвходовых элемента И 11 и 12, два двухвходовых элемента ИЛИ 13 и 14, элемент НЕ 15, одноразрядный регистр 16, двухвходовый элемент И 17, тактовые шины Т (1,2), Т(П+2, и +3), Т(0+3) .Принцип работы устройства следующий.Устройство работает по тактам, Такт - это ьремя представления одного разряда последовательного кода на выходе динамического регистра. Период времени, за который Формируется одна цифра результата и равный (и +3) тактам, назовем циклом устройства (машинным циклом.В исходном состоянии (первый такт первого машинного цикла) состояние узлов устройства следующее: в разрядах (4) -(И+3) регистра 2 находится И "разрядный операнд, в .остальных (младших) разрядах регистра 2 записаны, нули, в буферном регистре 7 записаны И и(п;1) цифры операнда, регистр 16 и триггер 4 в единичном состоянии, в остальных регистрах записаны нулевые коды.Рассмотрим-й цикл работы устройства.1В первой такте-го цикла состоя ние узлов устройства следующее: в разрядах 2+2) в (о+3) регистра 2 находятся 1-ая - и -2(1-1) -цифры операнда, в. остальных разрядах регистра 2 записаны нули, в регистре 1 находится очередной остаток, полученный в(1 -1) цикле, в буферном регистре 7 находятся й - (2)-2) и П- -(21 -3) цифры операнда, в разрядах (1 -1) -1 регистра 3 находятся И - й-(1 -2) цифры результата, в остальных разрядах записаны нули, в третьем разряде буферного регистра 8 записана й -( -1) цифра результата,3 1 Ь 8471 в остальных разрядах буферного регистра 8 записаны нули, в регистре .6 находятся нули, триггер 4 установлен в состояние, определяемое Ь -О -ЦциФрой результата, которая вычислена в( -1) цикле.5Цепь цйркуляции регистра 2 замыкается через двухраэрядный,регистр 6, общая длина циркуляции составля етО+5) разрядов, Следовательно, ,за цикл число, находящееся в регист ре 2, сдвигается на два разряда в сторону старших разрядов, причем со стороны младших разрядов буферные регистры 6 и 2 заполняются нулями, так как в тактах Т(п+2,0+3 15 элемент И 11 закрыт и цепь циркуляции между регистрами 2 и 6 разорвана. Очередные два разряда операнда, сдвинутые в( -1) цикле, поступают в регистр 7. На сумматоре 5 производится .в течение-го цикла суммирование числа, хранящегося в регистрах 1 и 6, с числом, поступившим с регистров 3 и 8. Прн этом две младшие цифры первого числа представ.25 ляют собой И -( 2) -2) и И в (2)-3) циф-. ры операнда, а две младшие цифры второго. числа - единицы, остальные цифры, представляющие прямой или обратный код результата, вычисленного в предыдущих(-1) циклах. Выдача прямого или обратного кода Ц)го приближения результата на сумматор управляется триггером 4, на котором записана ( -1) цифра результата, и осуществляется через сум З 5 матор по модулю два и элемент ИЛИ 14. При нулевом состоянии триггера 4 выдается прямой код, при единичном в обратныф. В последнем такте суммирования такт Т(п+ 3 1 -го 40 цикла на выходе переноса Р; сумматора 5 получают очередную-я цифру результата, которая в первом 88 такте+1) цикла записывается в третьем разряде буферного регистра 8 (через элементы И 12 и ИЛИ 13) и в регистре 16, откуда она переписывается на триггер 4. Таким образом, заканчивается-. й цикл работы устройства. Состояние узлов устройства в такте ТД +1)о цикла сИедующее: в разрядах(2 +4)-(л+3) регистра 2 находятся 1-,пцифры операнда, в остальных разрядах регистра 2 в . нули, в регистре 1. находится очередной остаток, полученный в ) -м цикле, в регистре 7 находятся 941)-(2(-1) цифры операнда, в разрядах ) -1 регистра 3 находятся Л -Ь-(-1) циФры результата, в третьем разряде регистра 8 записана (д - -цифра результата, триггер 4 установлен в состояние, определяемое Ь- -циФрой результата, которая вычислена в-м цикле.Предлагаемое устройство позволяет вычислять И +1 цифр результата.В известном устройствекаждая цифра, результата получается за( И +4) такта, в предлагаемом - эа(0+3) такта. Следовательно, эа И +1 цикл при вычислении п +1 цифр результата выигрыш в быстродействии предлагаемого устройства составляет й +1 тактов.Предлагаемое устройство для извлечения квадратного корня также, как и известное устройство, использует лоследовательный принцип работы. Все регистры предлагаемого устройства выполнены динамическими, что позволяет расширить область его применения за счет использования в малогабаритных вычислительных устройствах на интегральных динамических регистрах. Аппаратурные затраты на реализацию предлагаемого и извест. ного устройства практически равны.1084788 грышева Техред С.Леге едакто 11/43 Тира ВНИИПИ Государст по делам изоб 113035, Москва, ЖЗака филиал ППП "Патен ж 699венного комитретений и отк