Коррелометр

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 627 19) (1) 06 Р 15 336 ОС Е ИЗОБРЕТЕ ОПИС ВТ АРСТВЕННЫЙ КОМИТЕТ СССР АМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОМУ СВИДЕТЕЛЬСТВУ(71) Таганрогский радиотехнический институт им. В, Д,Калмыкова"Энергия, 1974, с,1382, Авторское свидетельство СССРР 422010, кл, б 06 Р,15/34 19733, Авторское свидетельство СССРУ 619920, кл.6 0615/34, 1978(54)(57) 1. КОРРЕЛОМЕТР, содержащийсвязанные через переключатель входных шин первую и вторую входныешины, блок сравнения, аналого-цифровой преобразователь, блок управления,блок начальной записй, блок фиксации среднего значения модуля ивычислительный блок, включающий сдвиговый регистр задержки знака и сумматор, при этом первый, второй и третий информационные входы вычислительного блока связаны соответственно свыходом блока сравнения, знаковым выходом аналого-цифррвого преобразователя и его выходом модуля, подсоединенного также к информационномувходу блока фиксации среднего значения модуля, первый выход блокауправления соединен с управляющими входами блока сравнения и аналого-цифровогопреобразователя, входи выход блока начальной записи подключены соответственно к второмувыходу и первому входу блока управления, третий выход которого связан с управляющим входом блока фиксации среднего значения модуля,а четвертый выход - с первым управляющим входом вычислительного блока, которым является управляющийвход сдвигового регистра задержки знака, о т л и ч а ю щ и й с я тем, что, с целью упрощения коррелометра, в него введеныЯ дополнительных вычислительных блоков, каждый вычислительный блок содержит также коммутатор, элемент не- равнозначности, преобразователь кода, блок памяти и регистр памяти, причем выход коммутатора подсоеди - нен к последовательному входу сдвигового регистра задержки знака, последовательный выход кото(рого соединен с одним из входов элемента неравнозначности и с вторым информационным входом коммутатора, подключенного своим первьи информационным входом к первому информационному входу вычислительного блока, а управляющим входом - к второму управляющему входу вычислительного блока, второй и третий информационные входы которого связаны соответственно с вторым входом элемента неравнозначности и с информационным входом преобразователя кода, подсоединенногосвоим управляющим входом к выходу элемента нераЫнозначности, авыходом - к одному из входов сумматора, второй вход которого соединен с выходом регистра памяти, авыход - с информационным входомблока памяти, выход которого подключен к входу регистра памяти, а управляющий вход - к третьему управляющему входу вычислительного блока,первые управляющие входы и вторыеи третьи информационные входы всехвычислительных блоков включеныпараллельно, первый информационныйвход каждого вычислительного блока,кроме первого, связан с последовательным выходом сдвигового регистразадержки знака предыдущего вычислительного блока, а вторые и третьиуправляющие входы всех вычислитель1062717 ных блоков соединены соответственнос пятым и шестым выходами блокауправления, второй вход которогоподключен к выходу блока Фиксациисреднего значения модуля,2, Коррелометр по;и. 1, о т л и - ч а ю щ и й с я тем, что блок управления содержит генератор импульсов, формирователь двух непересекающихся последовательностей импульсов, делитель частоты, счетчик адреса, счетчик вывода, триггер цикла, триггер вывода, триггер сброса памяти, группу элементов не- равнозначности, элемент ИЛИ-НЕ, семь элементов И, элемент ИЛИ, и элемейт НЕ, причем выход генератораимпульсов подключен к входу формирователя двух непересекающихся последовательностей импульсов, первый выход которого связан с, первым входом первого элемента И, а второй выход - с первым входом второго элемента И, счетным входом счетчика адреса и входом делителя частоты, подсоединенного своим выходом к единичному входу триггера цикла, единичный выход кото-, рого соединен с вторыми входами первого и второго элементов И, а нулевой выход - с входом сброса счетчика адреса, связанного выходом каждого разряда с первым входом соответствующего элемента группы элементов неравнозначности и с соответствукщим входом элемента ИЛИ-НЕ, а выходом старшего разряда также с нулевьм входом триггера цикла, единичным входом триггера 1Изобретение относится к специализированным средствам вычислительной техники, предназначенным дляаппаратурного определения характеристик случайных процессов,Известен многоканальный коррело, -метр типа значениезнак, содержащий аналого-цифровой п 1 еобразователь, блок сравнения, блок выделения модуля, дискриминатор знака,блок задержки знака, логическиеблоки умножения и реверсивицесчетчики, 1 ,Недостатком этого коррелометраявляется отсутствие возможностиполучения прямой оценки нормированной корреляцибнной функции,Известен также коррелометр, работавюций по алгоритму значениесброса памяти, первым входом седьмого элемента И и счетным входомсчетчика вывода, подсоединенногосвоим выходом переполнения к нулевому входу триггера сброса памятии нулевому входу триггера вывода,единичный выход которого соединенс первым входом элемента ИЛИ, анулевой выход - с вхбдом сбросасчетчика вывода, вторыми входамивсех элементов группы элементов неравнозначности и вторым входомтретьего элемента И, выход первогоэлемента И подключен к первьм входам четвертого и пятого элементовИ, а также к четвертому выходублока, выход второго элемента Исвязан с первыми входами третьегои шестого элементов И, единичныйвыход триггера сброса памяти подсоединен к второму входу четвертогоэлемента И, выход элемента ИЛИ-НЕсоединен с вторыми входами пятогои шестого элементов И, третийвход четвертого, элемента И подключен к первому входу блока, с которым через элемент НЕ связаны также вторые входы седьмого элемента И и элемента ИЛИ, а к второмувходу блока подсоединен единичныйвход триггера вывода, выходы пятого, шестого и седьмого элементовИ соединены соответственно с пятнам,первым и вторым выходами блока,выход элемента ИЛИ- с третьимвыходом блока, а выходы всех элементов группы элементов неравнозначности и выходы третьего и четвертого элементов И образуют шестойвыход блока. знак, содержащий аналого-циФровой преобразователь, группу элементов ИЛИ, блок сравнения, блок управления, сумматоры блок фиксации среднего 5 значения модуля, блок задержки знакаи блок перемножения знака 2.Недостатком этого коррелометраявляется низкое быстродействие,обусловленное последовательным 30 вычислением ординат корреляционной функции,Наиболее близким к изобретению по технической сущности и достигаемому результату является коррелометр, содержащий связанные черезпереключатель входных шин первуюи вторую входные шины, блок сравнения, аналого-циФровой преобразователь, блок управления, блок начальной записи, блок фиксации среднегозначения модуля и вычислительныйблок, включающий сдвиговый регистрзадержки знака и сумматор 3.Недостаток этого коррелометразаключается в больших аппаратурных. затратах, так как каждый из каналов вычисления, число которых равно числу ординат корреляционнойФункции, содержит накапливающийсумматор и дополнительную аппаратуру,Целью изобретения является упрощение коррелометрд,Поставленная цель достигаетсятем, что в коррелометр, содержащий 15связанные через переключатель входных шин первую и вторую входные шины, блок сравнения, аналого-цифровой преобразователь, блок управления, блок начальной записи, блок 20фиксации среднего значения модуляи вычислительный блок, включающийсдвиговый регистр задержки знакаи сумматор, при этом первый, второйи третий инФормационные входы вычислительного блока связаны соответственно с выходом блока сравнения, зиакович выходом аналого-цифрового преобразователя и его выходом модуля, подсоединенного также к информационному входу блокаФиксации среднего значения модуля, первый выход блока управлениясоединен с управляющими входами.блока сравнения и аналого-цифрового преобразователя, вход и выходблока начальной записи подключенысоответственно к второму выходуи первому входу блока управления,третий выход которого связан суправляющим входом блока фиксации 40среднего значения модуля, а четвертый выход - с первик управлякщимвходом вычислительного блока, которьвю является управляющий вход сдвигового регистра задержки знака, 45введены вдополнительнЫх вычислительных блоков, каждый вычислительный блок содержит также коммутатор, элемент неравнозначности,преобразователь кода, блок памяти 50и регистр памяти, причем выход коммутатора подсоединен к последовательному входу сдвигового регистразадержки знака, последовательныйвыход которого соединен с однимиз входов элемента неравнозначностии с вторым информационным входомкоьюутатора, подключенного своимпервьи информационньи входом к первому входу вычислительного блока,а управляющим входом - к второмууправляющему входу вычислительногоблока, второй и третий информационные входы которого связаны соостветственно с вторым входомэлемента неравнозначности и с инфор мационным входом преобразователякода, подсоединенного своим управлянццим входом к выходу элементанеравнозначности, а выходомк одному из входов сумматора, второй вход которого соединен с выходом регистра памяти, а выход - синформационным входом блока памяти,выход которого подключен к входу регистра памяти, а управляющий входк третьему управляющему входу вычислительного блока, первые управляющие входы и вторые и третьи информационные входы всех вычислительныхблоков включены параллельно, первыйинформационный вход каждого вычислительного блока, кроме первого, связан с последовательниц выходомсдвиговОго регистра задержки знакапредыдущего вычислительного блока,а вторые и третьи управляющиевходы ВсеК вычислительных блоковсоединены соответственно с пятини шестым выходами блока управления,второй вход которого подключен квыходу блока фиксации среднего значения модуля,При этом входящий в состав коррелометра блок управления содержитгенератор импульсов, формировательдвух непересекающихся последовательностей импульсов, делитель частоты, счетчик адреса, счетчик вывода,триггер цикла, триггер вывода,триггер сброса памяти, группу элементов неравнозначности, элементИЛИ-НЕ, семь элементов И, элементИЛИ и элемент НЕ, причем выход генератора импульсов подключен к входуформирователя двух непересекающихся последовательностей импульсов,первый выход которого связан с первив входом первого элемента И, авторой выход - с первик входом второго элемента И, счетным входомсчетчика адреса и входом делителячастоты, подсоединенного своим выходом к единичному входу триггерацикла, единичный выход которогосоединен с вторыми входами первого и второго элементов И, а нулевойвыход - с входом сброса счетчикаадреса, связанного выходом каждогоразряда с первик входом соответствующего элемента группы элементов неравнозначности и с соответствующим входом элемента ИЛИ-НЕ,а выходом старшего разряда - такжес нулевым входом триггера цикла,единичным входом триггера сбросапамяти, первьи входом седьмого элемента И и счетным входом счетчикавывода, подсоединенного своимвыходом переполнения к нулевомувходу триггера сброса памяти и нулевому входу триггера вывода, единичный выход которого соединен спервиа входом элемента ИЛИ, а ну 1062717левой выход - с входом сброса счетчика вывода, вторыми входами всехэлементов группы элементов неравнозначности и вторым входом; третьего элемента И, выход первогоэлемента И подключен к первым входамчетвертого и пятого элементов И,а также к четвертому выходу блока,выход второго элемента И связан спервыми входами третьего и шестого элементов И, единичный выходтриггера сброса памяти подсоединенк второму входу четвертого элемента И, выход элемента ИЛИ-НЕсоединен с вторыми входами пятогои шестого элементов И, третий вход 15четвертого элемента И подключенк первому входу блока, с которымчерез элемент НЕ связаны такжевторые входы седьмого элемента Ии элемента ИЛИ, а к второму входу 2 Облока подсоединен единичный входтриггера вывода, выходы пятого,шестого и седьмого элементов Исоединены соответственно с пятым,первым и вторым выходами блока, вы Яход элемента ИЛИ - с третьим выходом блока, а выходы всех элементовгруппы элементов неравнозначностии выходы третьего и четвертогоэлементов И образуют шестой выходблока,На Фиг, 1 приведена структурнаясхема коррелометра; на фиг. 2Функциональная схема блока управления.Коррелометр содержит первуюи вторую входные шины 1 и 2, переключатель 3 входных шин 1 и 2,блок 4 сравнения, аналого-цифровойпреобразователь 5, блок 6 управления, блок 7 начальной записи, 40блок 8 фиксации среднего значениямодуля и вычислительные блоки 9,каждый из которых содержит коммутатор 10, сдвиговый регистр 11 задержки знака, элемент 12 неравнозначности, преобразователь 13 кода,сумматор 14, блок 15 памяти и регистр 16 памяти-. Блок 6 управленияимеет первый 17, второй 18, третий19, четвертый 20, пятый 21 и шестой 22 выходы, а также первый 23и второй 24 входы.В состав блока б управления(Фиг 2) входят генератор 25 импульсов, Формирователь 26 двух непересекающихся последовательностейимпульсов, делитель 27 частоты,счетчик 28 адреса, счетчик 29 вывода, триггер 30 цикла, триггер 31вывода, триггер 32 сброса памяти,группа элементов 33 неравнозначности, элемент ИЛИ-НЕ 34, первый35, второй 36, третий 37, четвер"тый 38, пятый 39, шестой 40 иседьмой 41 элементы И, элементИЛИ 42 и элемент НЕ 43 65 Работа устройства осуществляется по алгоритму вычисления оценки корреляционной функциинЕ р,.е,;а 1 )13хдф:.ь - .3 ).=1 ф, (. )д;р;- ;11 "- 51 фя(;6 =Май 11 4+л-Мд10 - момент начала измерения корреляционной функции; д 1 - интервал следования выбороксигналов;) - номер ординаты корреляционной Функции;о - общее количество ординат; к Ь - центрированная реализацияисследуемого процесса;Й - общее число выборокф Число выборок м задается такимобразом, что выполняется условиеЪ=10 , где . - целое число, Этоусловие реализуется с помощьюблока 8 фиксации среднего значениямодуля, поэтому у (дЦ: с .10 А,а прибор является прямопоказывающим,Коррелометр в режиме измеренияавтокорреляционной функции (переключатель 3 входных шин замкнут)работает следующим образом.Напряжение центрированной реализации 1 И) с входной шины 1 (или 2)поступает на информационный входблока 4 сравнения и на вход аналого-циФрового преобразователя 5через переключатель 3 Импульсвыборки входного сигнала с первоговыхода 1,7 блока б управления подается на управляющие входы блока 4сравнения и аналого-циФрового преобразователя 5,В блоке 4 сравнения в моментпоявления ймпульса .выборки осуществляется сравнение напряжения входного исгнала с нулевьщ урвнем.При положительном результате сравнения на выходе блока 4 сравнениявозникает потенциал, соответствующий логической единице, которыйподается на первый информационныйвход коммутатора 10 первого вычислительного блока 9.В аналого-цифровом преобразователе 5, который запускается импульсом с выхода 17 блока б управле"ния, напряжение входного сигналапреобразуется в двоичное число и .Знак числа поступает на второйвход элементов 12 неравнозначностивычислительных блоков 9, а модульчисла в прямом параллельном коде подается на информационный вход блока 8 фиксации среднего значения модуля, который может быть выполнен в виде накапливающего сумматора, и на информационные входы5 преобразователей 13 кода вычислительных блоков 9,. На управлякщий вход преобразователя 13 кода, выполненного, например, в виде группы элементов неравнозначности, поступает потенциал с выхода элемента 12 неравноэначности.Каждый цикл вычислений содержиттактов ( % - число разрядов сдвигового регистра 11 задержки 5 знака) В каждом такте на управляющий вход сдвиговых регистров 11 задержки знака подается импульс сдвига с четвертого выхода 20 блока б управления, По этому импульсу происходит сдвиг информации в регистрах 11 задержки знака. Во время прихода первого тактового импульса каждого цикла вычислений на управляющий вход коммутатора 10 приходит ,25 импульс записи знака с пятого выхо,да 21 блока 6 управления, Поэтому в первом такте в первый разряд сдвигового регистра 11 задержки знака первого вычислительного блока 9 ЗО через коммутатор 10 запишется результат сравнения напряжения входЯОго сигнала с нулевым уровнем с выхода блока 4 сравнения. В первый разряд сдвигового регистра 11 за держки знака (1+1) -го вычислительного блока 9 через коммутатор 10 этого блока в первом такте запишется значение знака с выхода старшего Х -го разряда сдвигового регистра 11 задержки знака (-го вычислительного блока 9, Одновременно на управляющие входы блоков 15 памяти вычислительных блоков 9 с шестого выхода 22 блока 6 управления подается импульс считывания и адрес В-й ячейки памяти, с которой информация через регистр 16 памяти подается на вторые входы разрядов сумматора 14. На первые входы разрядов сумматора 14 с выходов преобразователя 13 кода поступает текущее 3-е значение произведения р 0 г , ко 1 ) 1 торое представляет собой числов в прямом или обратном коде в зависимости от произведения знаковг Произведение знаков получается йа выходе элемента 12 неравноэначности, который управляет работой преобразователя 13 кода При совпадении знаков преобразователь 13 кода 60 выдает в сумматор 14 число Ъ. в пря 3 мам коде, а при несовпадении " в обратном, Результат суммирования с выходов разрядов сумматора 14 заносится в ту же х-ю ячейку блока,15 памяти при наличии импульса записи на шестом выходе 22 блока 6 управленияВо втором такте цикла вычисления в первый разряд сдвигового регистра 11 задержки знака через коммутатор 10 записывается значение знака с выходафстаршего -го разряда этого же регистра, а в-йразряд поступает значение знака.из (1-1)-га разряда На управляющие входы блоков 15 памяти с шестого выхода 22 блока б управления подается адрес (к)-й ячейки памятии производится суммирование предыдущего значения суммы с очереднымпроизведением модуля на произведение знаков и запись текущей оценкиочередной ординаты корреляционной функции в (1-1)-ю ячейку блока15 памяти, Длительность такта определяется временем обращения к памясуммированит - сц+е+запТаким образом эа время одного цйклав е вычислительных блоках 9 вычисляются текущие значения оценок п:ю 4 сординат корреляционной функции, Заэто время в аналого-цифровом преобразователе 5 образуется число 1,1соответствующее новой выборке входного сигнала,Работа коррелометра синхронизируется импульсами блока б управления (фиг,2) Генератор 25 импульсовгенерирует тактовые импульсы, иэкоторых формирователь 26 двух непересекающихся последовательностейимпульсов вырабатывает два сдвинутых во времени импульса Т и Т.,Так как период выборки (длительностьдискретного шага задержки а 1 ) входных сигналов может быть больше длительности цикла вычисления корреляционной функции, то импульсы Т и Тпроходят через элементы И 35 и 36только при наличии разрешающегопотенциала.на прямом выходе триггера 30 цикла, который устанавливается в единичное состояние импульсом Т с,выхода делителя 27частоты с частотой выборки входногосигнала, а в нулевое состояние сбрасывается импульсом с выхода старшего-го разряда счетчика 28адреса, который в каждом цикле выдает такт за тактом через группу элементов 33 неравнозначности на шестой выход 22 блока б управленияадрес ячейки памяти блоков 15 памяти вычислительных блоков 9 коррелометраС выходов третьего и четвертогоэлементов И 37 и 38 в блоки 15 памяти вычислительных блоков 9 коррелометра поступают управляющиесигналы соответственно записии считывания информации, Одновре 1062717 10отвеяно, в блоки 15 памятн не переда.ются через третий элемент И 37импульсы записи. Длительность реЖима составляет Н тактов,По окончании режима вывода сигнал с выхода старшего разряда счетчика 29 вывода устанавливает в нулевое состояние триггер 31 выводаи триггер 32 сброса йамяти. Коррелометр начинает работать в режимевычисления новых оценок корреляционной функции,Для стирания предыдущих значений оценок из ячеек блоков 15 памяти вычислительных блоков 9 в течениепервого цикла работы коррелометрав блоки 15 памяти не передаютсяимпульсы считывания через четвертыйэлемент И 38, так как триггер 32сброса памяти находится в нулевом состоянци, Этот триггер переводится в единичное состояние импульсом с выхода старшего разряда счетчика 28 адреса, Таким образом, навторые входы сумматоров 14 в первом цикле плступает нулевая информация с блоков 15 памяти через регистры16 памят,и.Для исключения ошибки, вызваннойпостепенным заполнением сдвиговыхрегистров 11 задержки знака, в начале работы коррелометра устанавливается в нулевое состояние блок 7начальной записи, С выхода этогоблока на первый вход 23 блока 6управления поступает нулевой потенциал, который запрещает прохождениеимпульсов считывания на шестой выход 22 блока 6 управления через элемент И 38, Этот же сигнал, инвертированный элементом НЕ 43, поступаетна третий выход 19 блока 6, управления и запрещает работу блока 8 Фиксации среднего значения модуля,а также разрешает прохождение сигналов со старшего разряда счетчика28 адреса на второй выход 18 блока,6 управления через седьмой элементИ 41, Сигналы с второго выхода 18блока 6 управления поступают навход блока 7 начальной записи. После н циклов все разряды всех регистров 11 задержки знака будут содержать значения знаков исследуемой.реализации, В начале (в+1) -го циклавычисления снимается запрещающийсигнал с первого входа 23 блока 6управления, и коррелометр начинаетвычисление оценки корреляционнойФункции менно с четвертого выхода 20 блока6 управления на сдвиговые регистры11 задержки знака поступают управляющие импульсы Т, являющиесяимпульсами сдвига., В первом тактекаждого цикла, когда все разрядысчетчика 28 адреса находятся в нулевом состоянии, с выхода элемен-,та ИЛИ-НЕ 34 снимается единичныйпотенциал, который разрешает передачу на первый 17 и пятый 21 выходы блока 6 управления управляацихимпульсов Т 1 и Т 2 с выходов первого и второго элементов И 35,и 36через пятый н шестой элементыИ 39 и 40 Управляющие импульсы 15Т 4 и Тпоступают соответственнона коммутатор 10 и на объединенные управлякщие входи блока 4сравнения и аналого-цифрового преобразователя 5 , 20Длительность цикла задается счет-чиком 28 адреса, на счетный входкоторого поступают управляющие импульсы Т 2 с соответствующего выхода формирователя 26 По окончании 25цикла импульс с выхода старшегоразряда счетчика 28 адреса перебра-,сывает триггер 30 цикла в нулевоесостояние, а потенциал с нулевоговыхода этого триггера запрещаетработу счетчика 28 адреса до приходаследующего импульса с выхода делителя 27 частоты на единичный входтриггера 30 цикла,Количество циклов вычисленияопределяется блоком 8 фиксации -35среднего значения модуля, которнйсуммирует поступающие значения модуля числа Ь в каждом цикле вычис"ления оценки корреляционной функции.При переполнении блока 8 Фиксации 46среднего значения модуля, котороенаступает при Ъ:10 Х, с его выходана второй вход 24 блока 6 управленияпоступает импульс, Этот импульс устанавливает в единичное состояние 45триггер 31 вывода, с прямого выходакоторого через элемент ИЛИ 42 на третий выход 19 блока 6 управления подается сигнал сброса блока 8 Фиксации среднего значения модуля,. На 5 фвторые входы группы элементов 33 неравнозначности поступает нулевойпотенциал с нулевого выхода триггера 31 вывода, в результате чего на.шестой выход 22 блока 6 управления 55будут переданы в прямом коде адреса ячеек блоков 15 памяти вычислительных блоков 9. Одновременно начинаетработать счетчик 29 вывода, который.определяет длительность режима вывода корбелометра,В этом режиме работа коррелометра аналогична работе его в режиме вычисления оценок корреля"ционной Функции; только на выход22 блока 6 уйравленйя, н, соответ- е 5 По окончании режима вывода, если реализация входного сигнала остается прежней, первый цикл вычисления аналогичен (и+1)-му циклу начала работы коррелсметра, Если же на входы коррелометра подана новая реализация, то блок 7 начальной записи должен быть сброшен внулевое состояние,,Пля получения корреляционнойфункции двух сигналов достаточноразомкнуть переключатель 3 .входныхшин, а напряжения реализации исследуемых процессов подать на входныешины 1 и 2Число Ъ разрядов сдвиговых регистров 11 задержки знака выбирается в зависимости от требуемой ча Остоты выборки входных сигналов,которая определяется длительностьюцикла . Наиболее рационально принять К=16, тогда при и:12 Ц коррелометр будет содержать в:8 вычислительных блоков,Коррелометр позволяет непосредственно получать оценку нормированной корреляционной функции в реальном масштабе времени. Использование параллельно-последовательного метода вычислений позволило значительно сократить аппаратурные затраты, так как в й раз уменьшилось число основных элементов вычислительных блоков