Преобразователь двоичного кода в избыточный двоичный код
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1721828
Автор: Телековец
Текст
(51)5 Н 03 М 7 ОПИСАНИЕ ИЗОБРЕТЕН 2.1 ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Научно-исследовательский институт многопроцессорных вычислительных систем при Таганрогском радиотехническом институте им, В,Д. Калмыкова (72) В.А,Телековец153 621.394,67(088,8)(56) Папернов А.А. Логические основы цифровой вычислительной техники, - М.: Советское радио, 1972, с. 154, рис. 9,10.Авторское свидетельство СССР В 1496005, кл. Н 03 М 7/00, 1987. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ИЗБЫТОЧНЫЙ ДВОИЧНЫЙ КОД(57) Изобретение относится к вычислительной технике и может использоваться в вычислительных системах, работающих в . избыточной двоичной системе счисления. Преобразователь формирует последовательный избыточный двоичный код с цифрами 1,0 и -1 из последовательного прямого и дополнительного двоичного кода, начиная со знакового разряда, что повышает его информативность, Преобразователь содержит триггеры 1,2, демультиплексор 3, элементы И 4-6, элементы ИЛИ 8,7, информационный . вход 9, входы 10,11 тактовой, цикловой синхронизации, установочный вход 12, управляющий вход 13, вход 14 маркера и выходы 15,16. 3 ил., 1 табл,Изобретение относится к вычислительной технике и может использоваться в вычислительных системах, работающих в избыточной двоичной системе счисления.Целью изобретения является повышение информативности преобразователя.На фиг,1 представлена функциональнаясхема преобразователя; на фиг.2 - функциональная схема демультиплексора; на фиг.3 - временные диаграммы сигналов, поясняющие работу преобразователя.Преобразователь (фиг,1) содержит первый 1 и второй 2 триггеры, демультиплексор 3, первый - третий элементы И 4 - 6, первый 7 и второй 8 элементы ИЛИ, информацион-ный вход 9; входы 10 и 11 тактовой, цикловой синхронизации, установочный вход 12, управляющий вход 13, вход 14 маркера, первый 15 и второй 1.6 выходы.Демультиплексор 3 (фиг.2) выполнен наэлементах НЕ 17 и 18 и элементах ИЛИ - И - НЕ 19 и 20.Преобразователь работает в двух режимах, которые определяются видом представления двоичного кода (прямой и дополнительный), При преобразовании дополнительного двоичного кода на управляющий вход 13 подается нулевой потенциал (Ч = 0), знак числа с выхода триггера 2 выдается на второй выход демультиплексора 3 (фиг.2) и далее на второй вход элемента И 6.При преобразовании двоичного кода на управляющий вход 13 подается единичный потенциал (Ч = 1), знак числа выдается на первый выход демультиплексора 3 и далее на второй вход элемента И 5.Код числа А подается на вход 9 преобразователя последовательным двоичным кодом, начиная со знакового ао разряда.В каждом цикле преобразования инверсное значение знака числа с инверсного выхода триггера 1 записывается в триггер 2 по импульсу, который подается на тактовый вход триггера 2 с входа 11 цикловой синхронизации преобразователя.Алгоритм преобразования двоичногокода числа А в избыточный двоичный код имеет вид+а =а а+М; ааааа+ Ма =аа+М при Ч=1; при Ч=О,где а - текущий разряд числа А;М - маркер (начало слова).В избыточном двоичном коде маркер (комбинация 11) выполняет роль метки начала слова, которая служит для сброса предыдущего состояния триггеров и регистров 5 10 15 20 25 30 35 40 45 50 55 арифметических устройств, работающих в избыточной двоичной системе счисления, На первом выходе 15 преобразователя (а+) единичный потенциал избыточного двоичного числа соответствует цифре "1", а на втором выходе 16 (а ) - цифре "1" ( 00 = О, 10 =+1, 01 = -1, 11 = маркер),С приходом единичного потенциала на установочный вход 12 преобразователя триггер 1 устанавливается в нулевое состояние, триггер 2 - в единичное состояние, на выходы 15 и 16 преобразователя выдаются нулевые значения избыточного кода.Сигнал М выдается на оба выхода 15 и 16 преобразователя одновременно (вместо знакового разряда). На выход 15 он выдается через элемент ИЛИ 7, а на выход 16 - через элемент ИЛИ 8, прохождение которого с одного из выходов триггера 1 через элемент И 5 или 6 разрешается единичным потенциалом с выходов элементов ИЛИ-ИНЕ 19 и 20 при наличии маркера на входе элемента НЕ 18.Знак числа с выхода триггера 2 проходит на первый выход демультиплексора 3 (выход элемента ИЛИ - И - НЕ 19 при Ч = 1, а на второй выход демультиплексора 3 (выход элемента ИЛИ - И-НЕ 20 при Ч= О. Сигнал М проходит на выходы демультиплексора 3 при М =1.Примеры преобразования двоичных чисел приведены в таблице.Таким образом, преобразователь формирует последовательный избыточный двоичный код с цифрами 1 О и -1 из последовательного прямого или дополнительного двоичного кода, начиная со знакового разряда,Формула изобретения Преобразовательдвоичного кода в избыточный двоичный код, содержащий первый, второй триггеры, информационный и тактовый входы первого триггера являются соответственно информационным входом и входом тактовой синхронизации преобразователя, прямой выход первого триггера соединен с первыми входами первого и второго элементов И, выходы которых соединены с первыми входами соответственно первого и второго элементов ИЛИ, выходы которых являются соответственно первым и вторым выходами преобразователя, второй вход первого элемента ИЛИ является входом маркера преобразователя, выход второго триггера соединен с вторым входом первого элемента И, о т л и ч а ю щ и й с я тем, что, с целью повышения информативности преобразователя, в него введены третий элемент И и демультиплексор, адресный вход которого является управляющим входомпреобразователя, информационный и управляющий входы демультиплексора подключены соответственно к выходу второго триггера и входу маркера преобразователя, инверсный выход первого триггера соединен с первым входом третьего элемента И и информационным входом второго триггера, тактовый вход которого является входом цикловой синхронизации преобразователя,вход установки в "0" первого триггера объединен с входом установки в "1" второготриггера и является установочным входом преобразователя, первый и второй выходы 5 демультиплексора соединены с вторымивходами соответственно второго и третьего элементов И, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ.101721828 г 20 25 30 35 40 50 Составитель М. Никуленков Редактор Н. Бобкова Техред М.Моргентал Корректор М. Кучерявая Заказ 965 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101
СмотретьЗаявка
4779441, 08.01.1990
НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ МНОГОПРОЦЕССОРНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ ПРИ ТАГАНРОГСКОМ РАДИОТЕХНИЧЕСКОМ ИНСТИТУТЕ ИМ. В. Д. КАЛМЫКОВА
ТЕЛЕКОВЕЦ ВАЛЕРИЙ АЛЕКСЕЕВИЧ
МПК / Метки
МПК: H03M 7/00
Метки: двоичного, двоичный, избыточный, код, кода
Опубликовано: 23.03.1992
Код ссылки
<a href="https://patents.su/4-1721828-preobrazovatel-dvoichnogo-koda-v-izbytochnyjj-dvoichnyjj-kod.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь двоичного кода в избыточный двоичный код</a>
Предыдущий патент: Синтезатор частот
Следующий патент: Устройство автоматического контроля каналов связи
Случайный патент: Устройство для контроля уровня напряжения