Устройство для вычисления суммы произведений

Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик рц 978144 Ъ(61) Дополнительное к авт. свид-ву 22) Заявлено 050681 (21) 3296915/18-24 1 э 1 М К 3 с присоединением заявки Йо(23) Приоритет 6 06 Г 7/49 Государственный комитет СССР ио делам изобретений и открытий(72) Автор:изобретения В.А. Телековец 71) Заявите Таганрогский радиотехнический институт им. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММЫ ПРОИЗВЕДЕНИ что обеспечиваедействие 12.Однако техниройства требуетзатрат. его высокое быстро ская реализация уст ольших аппаратурных 15 3 Изобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислительных устройств.Известно устройство для вычисле.ния суммы произведений, содержащее регистры множимого и множителя,сумматор и матрицу модулей, выход которой соединен с входом сумматора, а входы подключены к выходам регистров Г 1 З.Недостатком этого усройства явля ется большое количество оборудования и, кроме того, данное устройство предназначено для вычисления суммы произведений только положительных чисел.Известно устройство для вычисления суммы произведений, содержащее четыре сумматора, регистры суммы и разности, блоки вычисления произведе ний, блоки формирования и хранения признаков,два многовходовых сумматора, регистры задержки. Это устройство работает в избыточной двоичной системе счисления и выдает результаты вычисления последовательным кодом начиная с старшего разряда, непоседственно в процессе вычисления,Наиболее близким к предлагаемому является устройство для вычисления суммы произведений, содержащее первый и второй сумматоры, входы которых являются входами соответственно первого и второго множимых устройства, а выходы подключены к входам соответственно регистра суьвы и регистра раэ ности, первый и второй регистры множителей, входы которых являются входами соответственно первого и второго множителей устройства, а выходы подключены к управляющим входам блока коммутаторов, информационные входы которого подключены к выходам регистров суммы и разности, а выходы - к первой группе входов многовходового сумматора, второй вход которого подключен к старшему разряду регистра хранения результата, а выход - к входу младшего разряда регистра хранения результата. Это устройство работает в избыточной двоичной системе счисления и выдает результаты вычис 978144ления последовательным кодом, начиная со старшего разряда 3 3. Недостатком данного устройства является большое количество оборудова" ния и недостаточное быстродействие.Цель изобретения - упрощение устройства и повышение его быстродействия.Указанная цель достигается тем, что устройство для вычисления суммы произведений, содержащее первый и .второй сумматоры, первый и второй входы которых подключены соответственно к шинам первого и второго множимых устройства, блок коммутаторов, .первый и второй регистры множителей, входы которых подключены к шинам соответственно первого и второго Я 15 10 множителей, устройства, а выходы под 35 ключены соответственно к первому и второму управляющим входам блока 0 коммутаторов, два регистра сдвига и многовходовой сумматор, первый и второй входы которого соответственно соединены с выходами старшего разряда первого и второго регистров ддвига, входн младшего разряда которых подключены к выходам многовходового сумматора, содержит два регистра хранения частичного результата и два к-разрядных (к-разрядность мно- жителей) комбинационных сумматора, причем выходы первого и второго сумматоров подключены к первому и второму информационным входам блока коммутаторов соответственно, первый и второй выходы блока коммутаторов подключены к первым входам к разрядов соответственно первого и второго ф комбинационных сумматоров, выходы суммы которых подключены к входам соответственно первого и второго ре гистров хранения частичного резуль" тата, а выходы переноса подключены к третьему и четвертому входам многовходового сумматора, соответственно пятый и шестой входы многовходового 45 сумматора подключены к выходам к-го разряда первого и второго регистров хранения частичного результата, выходы остальных разрядов которых подключены к вторым входам разрядов с второго по к-ый соответственно первого и второго комбинационных сумматоров.На чертеже представлена структурная схема предлагаемого устрОйства для вычисления суммы произведений,Устройство содержит шины 1 и 2 первого и второго множителей, первый и второй регистры 3 и 4 множителей, блок 5 коммутаторов, шины б и 7 первого и второго множимых, первый и второй сумматоры 8 и 9, первый и второй к-разрядные комбинационные сумматоры 10 и 11, первый и второй регистры 12 и 13 хранения частичного результата, многовходовой сумматор 65 14, первый и второй регистры 15 и16 сдвига,Шины 1 и 2 первого и второго множителей устройства подключены к входам регистров 3 и 4 множителей, выходы которых подключены к управляющим входам блока 5, коммутаторов.Шины 6 и 7 .первого и второго множимыхустройствч подключены к входам сумматоров 8 и 9, выходы которых соеди-,нены с информационными входами блока5 коммутаторов. Первая и вторая группы.выходов блока 5 коммутаторов соединены с первыми входами разрядовсоответственно первого и второгок-разрядных комбинационных сумматоров 10 и 11, выходы суммы которыхподключены к входам разрядов соответственно первого и второго регистров12 и 13 хранения частичного реэульта та, а выходы переноса подключены ктретьему и четвертому входам многовхЬдового сумматора 14, первый и второй входа которого соединены с выходами старшего разряда первого ивторого регистров 15 и 16 сдвига соответственно; входы младшего разрядакоторых подключены к соответствующимвыходам многовходового сумматора 14,пятый и шестой входы которого подключены к выходам к-го разряда первогои второго регистров 12 и 13 хранениячастичного результата, выходы остальных разрядов которых подключены квторым входам разрядбв с второго пок-ый соответственно первого и второго комбинационных сумматоров 10 и11.Вычисление суммы произведений вкаждом цикле производится по следующей формулеЕ = АС + ВО,где А и Б - множимые, выраженные цифрами 1,0 и 1 избыточнойдвоичной системыС и О - множители, выраженныецифрамии 1 (цифраозначает 0 в двоичнойсистеме),Так как каждый разряд множителейможет принимать только значения Т или1, то текущая сумма произведений Уможет быть получена путем формирования суммы или разности множимых5 А+ВийА-ВЗначения множителей параллельным кодом подаются по шинам 1 и 2 первого и второго множителей устройства и заносятся в регистры 3 и 4 множителей. Значения первого и второго множимых подаются поразрядно, начиная с старшего разряда,по шинам б и 7 первого и второго множиьнх устройства в сумматоры 8 и 9, которые работают в иэбыточной двоичной системе счисления. В сумматоре 8 образуется сумма 5 множимых, а в сумматоре 9 образуется раз ность й множимых. В каждом такте работы устройства на информационные входы блока 5 коммутаторов подаются текущие значения суммы 5 и разности й; миожимых..В соответствии со значениями )-го (,) 1,2М), разряда множителей С . и О ,поступающих с выходов -го разряда регистров множителей 3 и 4 на управляющие входы блока 5 коммутаторов, на положительный и отрицательный выходи )-го коммутатора выдается сумма 1 или разность К; 1-го разряда множимых А и В,Принцип работы -го коммутатора блока 5 поясняет таблица.и Т 1 Т Так как значения суммы и разности миожимых подаются на информационные ,входы блока 5 коммутаторов по положительным (5 и й+) и отрицательным ( и й ) шинам, то отрицательнье значения суммы и разности множимых получаем путем взаимной перестановки положительных и отрицательных шин на входах коммутаторов.Полученные на выходах коммутаторов блока 5 значения 2;соответствуют сумме произведений 1-го разряда множимых А и В на к разрядов множителей С и О, т.е. Х 1 . А;С + О; О. Получениый частичный результат суммы произведений подается на первые входы разрядов, к-разрядных комбинационных сумматоров 10 и 11, на вторые входы которых подается значение частичного результата без двух старших разрядов к-го и (1+1)-го, полученное в предыдущем (1-1)-м такте с выходов (к) .младших разрядов регистров 12 и 13 хранения частичного результата. При этом в комбинационном сумматоре 10 суммируются только положительные значения частичного результата, а в комбинационном сумматоре 11 - только отрицательные.Значения полученного результата с выходов сумм комбинационных сумматоров записываются в регистры 12 и 13, а значения старшего (1+1)-го разряда полученного результата с вы-. ходов. переноса этих сумматоров подаются на третий и четвертый входы многовходового сумматора 14, на пятый и шестой входы которого одновременно поступают значения к-го раз к-го разряда регистров 12 и 13 хранения частичного результата.,На первую пару входов многовходового сумматора, 5 который работает в избыточной двоичнс й системе счисления,с выходов старше 35 воде результата в каждом цикле (или.40 после и циклов) вычисления, он может 45 50 55.ды младшего разряда которых подключе 65 ны к выходам многовходового суьяато 10 15 20 25 30 ряда результата предыдущего 1-1)-готакта работы устройства с выходов го разряда регистров 15 и 16 сдвига подается значение 1-го разряда суммы произведений, накопленноев регистрах 15 и 16 в предыдущих циклах вычисления.Полученное в рассматриваемом цикле значение суюаа произведений подается последовательным кодом, начиная со старшего разряда, с выходов многовходового сумматора 14 на входы младшего разряда регистров 15 и 16 сдвига, в которых от цикла к циклу накапливается результат вычисления,Введение комбинационных сумматоров позволяет упростить предлагаемое устройство, так как по аппаратурным затратам они в совокуйности с многовходовым сумматором (в данном случае на шесть входов) требуют меньших аппаратурных затрат, чем многовходовой сумматор в известном устройстве на к входов, причем выигрыш в оборудовании пропорционален к, т.е. количеству разрядов множителей.Кроме того, задержка прохождения информации в многовходовом сумматоре на к входов больше, чем в известном устройстве, т,е.имеет место увеличение быстродействия.Результат вычисления может выводиться иэ регистров 15 и 16 в каждомцикле параллельным или последовательным кодом. При последовательном вывыдаваться с выходов многовходовогосумматора 14 во время цикла вычисления. Формула изобретения Устройство для вычисления суммы произведений, содержащее первый и второй сумматоры, первый и второй входы которого подключены соответственно к шинам первого и второго множимых устройства, блок коммутаторов, первый и второй регистры множителей, входы которых подключены к шинам соответственно первого и второго множителей устройства, а выходы подключены соответственно к первому и второму управляющим входам блока коммутаторов, два регистра сдвига и многовходовой сумматор, первый и второй входы которого соответственно соединены с выходами старшего разряда первого и второго регистров сдвига, вхо19/64 Тираж 731 ПодписноеВНИИПИ Государственного комитета СССРпо делам, изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 акаэ Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ра, о т л и ч а ю щ е е с я тем,что, с целью упрощения устройства иповышения его .быстродействия, оносодержит два регистра хранениячастичного результата и два к-разрядных (к-разрядность множителей) комбинационных сумматора, причем выходыпервого и второго сумматоров подключены к первому и второму информационным входам блока коммутаторов соответственно, первый и второй выходы блока коммутаторов подключены к первымвходам к-разрядов соответственна первого и второго комбинационных сумматоров, выходы суммы которых подключены к входам соответственно первого и 5второго регистров хранения частичного результата, а выходы переноса подключены к третьему и четвертому входам1 многовходового сумматора, соответственно пятый и шестой входы многовходового сумматора подключены к выходам к-го разряда первого и второгорегистров хранения частичного результата, выходы остальных разрядов кото рых подключены к вторым входам разрядов с второго по к-й соответственно первого и второго комбинационныхсумматоров,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 480077, кл. С 06 Г 7/52, 1973.2, Авторское свидетельство СССРР 750494, кл. С 06 Г 7/52, 1977.3. Авторское свидетельство СССРР 805304, кл. С 06 Г 7/52, 1980