Вычислительное устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено Об. 07. 81(21) 3314484/18-24 Союз СфветскикСоциалистическихРеспублик о 1997030 ф 1 М Кп 3 6 06 Р 7/49 с присоединением заявки йо Государственный комитет СССР по дедам езобретеннй е открытей(23) Приоритет Опубликовано 1502 В 3. Бюллетеиь ИЗ б Дата опубликования описания 15.0283 33 УДК б 81. 325(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к циФровой вычислительной технике и может быть использовано при построении специализированных вычислительных устройств. 5Известно устройство для вычисления сумвы произведений, содержащее регистры множимого и множителя, сумматор и матрицу модулей, выход которой соединен со входом сумматора, щ а входы подключены к выходам регист ров 1.Недостатком этого устройства является большое количество оборудования, кроме того, оно предназначено для вычислений сумьн произведений только положительных чисел.Известно устройство для вычисления сумки произведения, содержащее два сумматора, регистры разности и суммы, блок коюутаторов, регистры ,хранения частичного результата и мно-, говходовой сумматор ( 2.Указанное устройство работает в избыточной двоичной системе счисления и требует преобраэовакия множи,вих в избыточный. двоичный код, а множителей в код, содержащий толь- . ко 1 или 1Наиболее близким к предлагаемому является устройство для умножения,содержащее регистр сдвига, выходыкоторого подключены к информационнымвходам первого коммутатора, управляющий вход которого соединен совходом множителя устройства, а выходы подключены ко входам регистрамножителя, выходы которого соединены с первыми входами первого и второго блоков элементов И, вторыевходы которых соединены с выходамисоответственно первого и второго ре .гистров мнсмимого, входы которыхподключены соответственно к первому и второму входам множимого устройства, выходы блоков элементов Иподключены к информационным входамвторого коммутатора, управляющийвход которого соединен со входомзнака множителя устройства, а первая и вторая группа выходов соединены с первой группой входов соответственно первого и второго сумматоров результата, вторые группы входов которех подключены к выходаммладших разрядов соответственно первого и второго регистров результата,первые входи первой и второй группвходов сумматоров в избыточной двоич:ной системе счисления подключены кго и второго сумматоров результата,выходы разрядов которых соединены совходами соответственно первого и второго регистров результата, выходамистаршего разряда подключенных ко вторымвходам первой и второй групп сумматора в избыточной двичной системесчисления, выходы которого подключены ко входам устройства. Устройство производит умножение двухчисел, одно иэ которых предстанлено в избыточной двоичной системесчисления, а другое - двоичным кодом, и имеет высокое быстродействие,так как произведение выводится последовательным кодом, начиная со старшего разряда, в процессе вычисления3).,Недостатком данного устройстваявляется сложность алгоритма умножения, что нызывает большие аппара Отурные затраты и получение толькоодного произведения.Цель изобретения - упрощение устройстна и расширение его функциональных воэможностей за счет получения суммы нескольких произведений.Поставленная цель достигается тем, что вычислительное устройство, содержащее регистр первого множителя, входы которого подключены к шине ЗО первого множителя устройства, первый и второй блоки элементов И, первые входы которых подключены к выходам регистра первого множителя, первый и второй сумматоры результата, пер вый и второй регистры результата, входы которых соединены с выходами соответственно первого и второго сумматоров результата, первые входы разрядов которых с второго по 4 О (и+1)-й (и - число раэрядон множителя) подключены к выходам и младших разрядов соответственно первого и второго регистров результата, и сумматор н избыточной двоичной системе счисления, первый и второй вхо 45 ды которого подключены к выходам переноса соответственно первого и второго сумматоров результата, а третий и четвертый входы подключены к выходам старшего (и+1)-го разряда соответственно первого и второго регистров результата, содержит регистр второго множителя, три коммутатора, третий и четвертый блоки элементов И, два комбинационных сумма 55 тора, и сумматор.-вычитатель, причем шина второго множителя устройства подключена к входам регистра второго множителя, выходы которого соеди- нены с первыми входами третьего и 60 четвертого блоков элементов И, выходы которых подключены к первым входам соответственно первого и второго комбинационных сумматоров, выходы которых подключены к вторым 65 входам соответственно первого и нторого сумматоров результата, а нторыввходы первого и второго комбинационных сумматоров соединены с выходамисоотнетстненно первого и второго блоков элементов И, нторые входы которых подключены соответственно к первому и второму выходам первого коммутатора, информационные входы которого подключены к первому и второмувходам первого множимого устройства,а первый и второй управляющие входыподключены к входам знаков соответственно первого множителя и первогомножимого устройства, входы знаковвторого. множителя и второго множимогоустройства подключены соответственнок первому и второму управляющимвходам второго коммутатора, первыйи второй информационные входы которого соединены с первым и вторым входами второго множимого устройствасоответственно, первый и второй выходы второго коммутатора соединеныс вторыми входами соответственнотретьего и четвертого блоков элементов И, выход сумматора в избыточнойдвоичной системе счисления подключен к первому входу сумматора-вычитателя, выходы которого подключенык выходной шине устройства, а второйвход соединен с выходом третьего коммутатора, первый и второй входы которого соединены со входами первогои второго слагаемых устройства,На чертеже приведена структурнаясхема устройства,Устройство содержит шины 1 и 2первого и второго множителей, регистры 3 и 4 первого и второго множителей, нходы 5 и б первого множимого, входы 7 и 8 второго множимого,первый.и второй коммутаторы 9 и 10,входы 11 и 12 знаков первого и второго множителей устройства, входы 13и 14 знаков первого и второго множимых устройства, .первый, второй,третий и четвертый блоки .элементовИ 15-18., комбинационные сумматоры19 и 20, сумматоры результата 21и 22, регистры результата 23 и 24,сумматор 25 в избыточной двоичнойсистеме счисления, сумматор-вычитатель 26, выходную шину 27, третийкоммутатор 28, входы 29 и 30 Зтервого и второго слагаемых.Шины 1 и 2 множителей устройствасоединены со входами регистров 3и 4 первого и второго множителей,входы 5 и б первого множимого и входы 7 и 8 второго миожимого устройства подключены к информационнымвходам соответственно первого и второго коммутаторов 9 и 10, первыеуправляющие входы которых соединенысо входами 11 и 12 знаков соответственно первого и второго множителейустройства, а вторые управляющиевходы соединены со входами знаков 13и 14 соответственно первого и второго множимых устройства. Выходы регистра 3 первого множителя подключены к первым входам первого и второго блоков элементов И 15 и 16,вторые входы которых соединены соответственно с первым и вторым выходамипервого коммутатора 9, Выходы регистра 4 второго множителя соединеныс первыми входами третьего и четвертого блоков элементов И 17 и 18,вторые входы которых подключены соответственно к первому и второму выходам второго коммутатора 10, Выходы первого и второго блоков элементов И 15 и 16 соединены с первыми входами соответственно первогои второго комбинационных сумматоров19 и 20, вторые входы которых подключены к выходам соответственнотретьего и четвертого блоков элементов И 17 и 18. Выходы первого и второго комбинационных сумматоров 19и 20 подключены ко вторым входамсоответственно первого и второго сумматоров результата 21 и 22, первыевходы которых соединены с выходами.и младших разрядов соответственнопервого и второго регистров результата 23 и 24, входы которых подключены к выходам соответственно первогои второго сумматоров результата 21и 22. Выходы переноса первого и второго сумматоров результата 21 и 22подключены соответственно к первомуи второму входам сумматора 25 визбыточной двоичной системе счисления, третий и четвертый входы которого соединены с выходами старшегоразряда соответственно первого ивторого регистров результата 23 и24. Выход сумматора 25 подключен кпервому входу сумматора-вычнтателя 26, выходы которого подключены квыходной. шине 27 устройства, а второй вход соединен с выходом третьего коммутатора 28, первый и второйвходы которого соединены со,входами29 и 30 первого и второго слагаемыхустройства,Устройство работает следующим образом.В начальном такте работы регистры 23 и 24 результата сбрасываются в нулевое состояние, а в регистры 3 и 4 множителей по шинам 1 и 2устройства заносятся значения первого и второго множителей параллельнымдвоичным кодом. Знаки множителей совходов 11 и 12 устройства подаютсяна.первые управляющие входы соответственно первого и второго коммутаторов 9 и 10 и остаются на входахустройства до окончания цикла умноже=ния, Значения множимых последовательным кодом, начиная со старшегоразряда, подаются со входов 5,6 и 7, 8 устройства на информационные входы первого н второго коммутаторов 9 и 10, Если перемножаются числа, выраженные в двоичной позиционной системе счисления, то вход 5 устройства объединяется со входом б а вход 7 - со входом 8. Если множимые выражены в избыточной двоичной системе счисления (цифрами 1,0, О 1), то входы 13 и 14 знаков множиьихустройства объединяются со вторыми (отрицательными) входами 6 и 7 соответственно первого и второго множа рых устройства. Алгоритм вычисления (5 суммы произведений основан на формуле где А и С - первое и второе множимые;В и Р - первый и второй множители.Если в К-м такте (К: 1,20) работы К-й разряд первого или второго множимых равен нулю, то на выходы первого коммутатора 9 выдается нулевая информация, и соответственно на входЫ первого и второго комбинационных сумматоров 19 и 20 также поступает нулевая информация. 25 ЗО Комбинационные сумматоры 19 и 20 суммируют соответственно положительные и:отрицательные значения произведений и-го разряда множиьых А и В на значения множителей С и 0: Если в К-м такте работы К-й раэряд первого множимого равен единице, то с первого и второго выходов коммутатора 9 в зависимости от соотношения знаков множителя и множимого подается единица на вторые входы элементов И блока 15 (если знаки совпадают) или блока 16 (если знаки не совпадают), Блоки 15 и 16 элементовИ осуществляют перемножение значений К-го разряда первого множимого А на значение первого множителя В. Если ЫцпА ф 33.яиВ = 1, т.е. перемножаются числа с разными знаками, то код 45 множителя В с выходов регистра 3через блок 16 элементов И поступает на первые входы второго комбинационного сумматора 20. Если Я 1 диА 83.диВщ =О, т,е. перемножаются числа с одииа ф ковыми знаками,то код множителя В свыходов регистра 3 через блок 15 элементов И поступает на первые входы первого комбинационного сумматора 19. Аналогично происходит рабо та коммутатора 10 и блоков элементов И 17 и 18, которые осуществляют перемножение значений К-го разряда второго множимого С на значение второго множителя О.й 3АЬ и э 1 рид=Мивищи С 1 иоиЭ;АЬСкЭ ври, Бали А=МрЬ ийр с=Мр э;Ср мрц. 6 ди А Фз(рЭ иМри с=урЛ);О ии 4. дои АФь 1 рВ и щр СФ 81 рЭ;5А, В кои. юри А 1 Йри В и ур С =уиэ;А,Ь+скЭ ффффф- з 1 Яъ АФТИ Ьи бали СфыЯиЭ;С, Э мэи. 51 Ди А = МЯи В и 1(УИ С Ф 61 и Э;О 1 уФ- ЫДи А =дИВи МуС =Мр 13. 10 Полученные в сумматорах 19 и 20значения сумм Я и Я подаются .навторые входы (и+1)-разрядных сумматоров результата 21 и 22, на,первые входы разрядов которых со второго по (и+1)-й с выходов и младшихразрядов (и+1)-разрядных регистроврезультата 23 и 24 подаются значенияп.младших разрядов (К)-го частичного результата, полученные в предыдущем (К)-м такте работы, Значение старшего (и+2)-го разряда К"гочастичного результата с выходов пере-носа сумматоров 21 и 22 поступает 25на первый (положительный) и третий (отрицательный) входысумматора 25 в избыточной двоичной системесчисления, образуя первое число а,которое суммируется со вторым чис- З 0лом Ь, образуемым значением (и+1)го разряда (К)-го частичного результата, которое подается на второй(положительный) и четвертый (отрицательный) входы сумматора 25 с выходов старшего (и+1)-го разряда ре-гистров результата 23 и 24, Значения (и+1) мпадших разрядов К-го частичного результата с выходовсумматоров 21 и 22 заносятся в регистры результата 23 и 24,Полученное значение К-го разрядасуммы произведений Як поступает напервый вход сумматора-вычислителя 2 б,на второй вход которого через коммутатор 28 со входов 29 и 30 устройства подается последовательнымкодом, начиная со старшего разряда,значение слагаемого Р, которое можетбыть суммой произведений, накапливаемой во внешнем запоминающем устройстве. На выходную шину 27 устройства подается значение результата 2 = Р + Я в избыточной двоичнойсистеме счисления последовательнымкодом, старшими. разрядами вперед.Данное устройство может применяться не только для вычисления суммыпроизведений, но и выполнять другиеФункции:Х 1=Г+(АВ+СЪ) 2=Р+АЪ;Ъ, =Г+ ( А+С); г 4- Г ф(А+С)и т.д.Кроме того, данное устройство может работать с комплексными числами 45 например, при вычислении коэффици,ентов Фурье:,з АСЪ,к),=Э дц)+- е А(к)кмф+Зг " (к ) к(еф 3Таким образом, данное устройство имеет более широкие функциональные возможности и требует меньших аппаратурных затрат, чем прототип.Формула изобретенияВычислительное устройство, содержащее регистр первого множителя, входы которого подключены к шине первого множителя устройства, первый и второй блоки элементов И, первые входы которых подключены к выходам регистра первого множителя, первый и второй сумматоры результата, первый и второй регистры результата, входы которых соединены с выходами соответственно первого и ,второго сумматоров результата, пер,вые входы разрядов которых с второго по (и+1)-й (и - число разрядов множителя) подключены к выходам и младших разрядов соответственно первого и второго регистров результата, и сумматор в избыточной двоичной системе счислений, первый и второй входы которого подключены к выходам переноса соответственно первого и второго сумматоров результата, а третий и четвертый входы подключены к выходам старшего (и+1)-го разряда соответственно первого и второго регистров результата, о т л и ч а ю щ е е с я тем, чоо, с целью упрощения устройст ва и расширения его функциональных возможностей за счет вычислений суммы нескольких произведений, оно содержит регистр второго множителя, три коммутатора, третий и четвертый блоки элементов И, два комбинационных сумматора и сумматор-вычитатель, причем шина второго множителя устройства подключена к входам регистра второго множителя, выходы которого соединены с первыми входами третьего и четвертого блоков элементов И, выходы которых подключены к первым входам соответственно первого и второго комбинационных сумматоров, выходы которых подключены к вторым входам соответственно первого и второго сумматоров результата,а вторые входы первого и второго комбинационных сумматоров соединены с выходами соответственно первого и второго блоков элементов И, вторые входы которых подключены соответственно к первому и второму выходам первого ком