Устройство для быстрого преобразования фурье

)4 С 06 Р 15/332 ОЛИСАНИЕ ИЗОБРЕТЕНИ т .3Вбв":,ЬСТ Н АВТО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(72) В.А.Телековец и О.Н,Суменкова (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (53) 681.32(088.8)(56) Авторское свидетельство СССР598085, кл. С 06 Р 15/332, 1978.Авторское свидетельство СССР750494, кл. С 06 Г 15/332, 1980. (54)(57) УСТРОЙСТВО ДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее первый и второй регистры, информационные входы которых являются соответственно входами реальной и мнимой частей первого операнда устройства, первый и второй сумматоры-вычитатели, выходы которых являются выходами соответственно реальной и мнимой частей первого и второго операндов устройства, управляющие входы первого и второго регистров, первого и второго сумматоров-вычитателей соединены и являются тактовым входом устройства, входом запуска которого являются установочные входы первого и второго регистров, о т л и ч а ю - щ е е с я тем, что, с целью упрощения устройства, оно содержит третий и четвертый регистры, первый и второй сумматоры, первый и второй коммутаторы, дешифратор знаков, четыре блока умножения и регистр знака, выходы первого и второго разрядов которого подключены к управляющим входам соответственно перво" го и второго коммутаторов, выходы которых подключены к первым входам соответственно первого и второго сумматоров-вычитателеи, вторые входы: которых подключены к выходам соответственно первого и второго сумматоров, . информационные входы первого и второго коммутаторов подключены к информационным выходам соответственно первого и второго регистров, информационные входы третьего,и четвертого регистров являются соответственно входами реальной и мнимой частей коэффициентов устройства, знаковым входом которого является информационный вход регистра знака, (1+2)-й (1=1, 4) выход которого подключен к 1-му входу дешифратора знака, причем щИ каждый блок умножения содержит сумматор, коммутатор, регистр и элемент И, выход которого подключен к первому входу сумматора, выход переноса которого подключен к первому информационному входу коммутатора, второй информационный вход которого подключен к выходу старшего разряда регистра, выход младших разрядов которого подключен к второму входу сумматора, выход суммы которого подключен к информационному входу регистра, выходы коммутаторов первого и второго блоков умножения .подключены соответственно к первому и второму входам первого сумматора, а выходы коммутаторов третьего и четвертого блоков умножения - соответственно к первому и второму входам второго сумматора, 1-й ( =1, 4) выход дешифратора знака подключен к. управляющему входу коммутатора-го блока умножения, управляющий вход регистра которого соединен с входами синхронизации первого и второго сумматоров и явля 11704 б 2ется тактовым входом устройства, а первые входы элементов И второго и установочный вход регистра-го третьего блоков умножения, вторые блока умножения соединен с установоч- входы элементов И первого и третьего ными входами третьего и четвертого блоков умножения подключены к инрегистров и с входом запуска устрой- формационному выходу третьего рества, первые входы элементов И перво- гистра, а информационный выход го и четвертого блоков умножения четвертого регистра подключен соединены и являются входом реальной к вторым входам элементов И части второго аргумента устройства, второго и четвертого блоков умвходом мнимой части которого являются ножения.Изобретение относится к вычислительной технике и может быть исполь"зовано при определении спектральных характеристик сигналов.Цель изобретения - упрощение уст 5ройства.На чертеже изображена блок-схемаустройства,Устройство содержит входы 1 и 2реальной и мнимой частей первого операнда А , регистры 3 и 4, входы 5Эи Ь реальной и мнимой частей коэффициента С регистры 7 и 8, группузнаковых входов 9 устройства, регистр 10 знака, коммутаторы 1 1 и 12,дешифратор 13 знаков, коммутатор 14,блоки 15-18 умножения, входы 19 реальной части второго операнда устрой"ства В элемент И 20 вход 21 мниФ 920мой части второго операнда устройства, сумматор 22, регистр 23, сумматор 24, сумматор-вычитатель 25, выходы 2 б и 27 реальных частей соответственно первого А; и второго Воперандов, сумматор 28, сумматор-вычитатель 29, выходы 30 и 31 мнимыхчастей соответственно первого А;и второго В; операндов устройства,входы 32 запуска устройства, тактовый30вход 33 устройства.Устройство для быстрого преобразования Фурье работает по алгоритмуА =А +ВСюВ А-В С;,1 Ф 1ф35Произведение операнда В на весовой коэффициент С вычисляетсяпо алгоритмуКе(В.;С; ) КеВ; КеС; +1 шВ 1 шС (1)Тш(В С )=1 шВ КеС; -КеВ; 1 шС. (2) 40 В начале каждого цикла работы на первый управляющий вход 32 устройства подается импульс запуска, а на группу входов 9 устройства подаются значения знаков реальной и мнимых частей операндов и коэффициента, которые заносятся в регистр 10 знака импульсов запуска. Одновременно на входы 5 и 6 устройства подаются значения и разрядов реальной и мнимой частей коэффициента, которые заносятся в и-разрядные регистры 7 и 8,Импульс запуска устанавливают также в нулевое состояние регистры 3 и 4 и регистры 23 блоков умножения.Начиная с первого такта работы, на входы 1 и 2 устройства подаются значения вещественной и мнимой частей первого операнда А последовательно разряд за разрядом, начиная от старшего разряда, которые поступают в регистры 3 и 4. Одновременно на входы 19 и 21 устройства подаются значения реальной и мнимой частей второго аргумента В; также последовательным кодом, старшими разрядами вперед, которые поступают на первые входы элементов И 20 и блоков 15-18 умно" жения. На второй управляющий вход 33 устройства поступают тактовые импульсы которые подаются на .управляющие входы регистров 3 и 4, регистров 23блоков умножения, сумматоров 24 и 28 и сумматоров-вычитателей 25 и 29.Работу блоков 15-18 умножения рассматривают на примере работы блока 15 умножения, так как все блоки умножения работают аналогично.В каждом 1 "м такте работы (1 = 1,2,) на первые входы элемента1170 3И 20 блока 15 умножения поступает значение-го разряда реальной час 1ти второго операнда КеВ , а на вторые входы элемента И 20 подаются значения и разрядов реальной части коэффициента КеС 1 с выходов регистра 7. При этом на первый элемент И подается значение первого (младшего) разряда реальной части коэффициента КеС на второй элемент И подается 10 значение второго разряда реальной части коэффициента КеС и т.д, На и-й элемент И подается значение старшего л -го разряда реальной части коэффициента КеС;, На выходах элеиментов И 20 в каждом 1 -м такте работы будет получено и -разрядное произведение КеВ , КеС;, котороеподается на первые входы и разрядов сумматора 22, Полученное в-м так" 20 те работы произведение значения-го разряда реальной части второго операнда и реальной части коэффициента суииируется со значением (п) младших разрядов суммы произведений, 25 полученной в ( - 1)-м такте работы устройства, которое подается с выходов (и) младших разрядов регистра 23 на вторые входы разрядов сумматоров 22 со второго по и -й (т.е, 30 со сдвигом иа один разряд в сторону старших разрядов). Значение старшего (п+1)-го разряда результата сложения с выхода переноса сумматора 22 подается на первый вход коммутатора35 14, а значения остальных н разрядов полученного результата с выходов сумматора 22 записываются в регистр 23. На второй информационный вход коммутатора 14 с вькода старшего раз40 ряда регистра 23 в каждом-м такте работы подается значение и -го разряда результата сложения, полученного в(-1)-м такте работы. На управляющий вход комиутатора 14 с первого 4 вькодадешифратора 13 знака поступает значение знака произведенияп(КеВ;,хКеС;).,;Если знак равен нулю, т.е. произведение положительно, то выходной коииутатор 14 передает ин" формацию со своих входов на первую группу положительных входов последовательного сумматора 24, работающего в избыточной системе счисления. Если знак произведения равен единице,462 4т.е. произведение отрицательно, то выходной коммутатор 14 передает информацию со своих входов на первую группу отрицательных входов сумматора 24. На вторые группы положительньк и отрицательных входов сумматора 24 поступают значения произведений модулей мнимых частей второго операнда коэффициента с выходов коммутатора 14 второго блока 16 умножения. Таким образом, на выходе сумматора 24 получаем значения реальной части произведения второго операнда В; на коэффициент С согласно выражению (1),Аналогично на выходе сумматора 28получаем значения мнимой части произведения второго операнда В на коэф"фициент СЗнаЧения реальной части произведения В С с выхода суиматора24 подаются на вторую группу входовсумматора-вычитателя 25 в избыточномкоде, старшими разрядаии вперед. Напервую группу входов сумматора-вычитателя 25 с выхода регистра 3 черезкоммутатор 11 подается задержанноезначение реальной части первого операнда КеА, Коммутатор 11 управляется значением знака операнда КеА;,которое подается на управляющийвход коммутатора 11 с первого выходарегистра 1 О знака, со второго выходакоторого управляющий сигнал, соответствующий знаку операнда 1 шА, подается на управляющий вход коммутатора 12. В зависимости от значениязнаков КеА; и 1 шА; коммутаторы 11и 12 подают значения операндов КеА;и 1 вА, на положительные или отрицательные входы сумматоров-вычитателей 25 и 29, которые работают в избыточной системе.1Сумматор-вычитатель 25 подает навыходы 26 и 27 устройства значенияреальньк частей вычисленных аргументов А, и В; в соответствиис алгоритмомКеА;,=КеА; +Ке(В,С),КеВ,КеА; -Ке(ВС,).Сумматор-вычитатель 29 подает навыходы 30 и 31 устройства значениямнимых частей вычисленных операндовА;,и В+, в соответствии с алгоритмом1 шА, 1 шА;+ 1 в(В С)1170462 г арановц Корректор В.Гирннк ставительхред А,Баб дактор Е.Копч Заказ 47 Филиал ППП "Патент", г. Ужгород, ул, Проектна 05/46 Тираж 710 ВНИИПИ Государственногопо делам изобретений 113035, Москва, Ж, Ра Подписнкомитета СССРи открытийскан наб., д. 4/ Уб г 7