Элемент с тремя состояниями

ОПИ,ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 171078 (21) 2 б 74751/18-21с присоединением заявки Нов(23) Приоритет -Опубликовано 300380, Бюллетень йо 12Дата опубликования описания 300380 Н 03 К 19/08 Государственный комитет СССР по делам изобретений и открытий(54) ЭЛЕМЕНТ С ТРЕМЯ СОСТОЯНИЯМИ Изобретение относится к вычислительной технике и электронике и может быть использовано при создании интегральных схем на МДП-транзисторах.5 в качестве выходного ключа-усилителя для непосредственного объединения по ИЛИ с выходными каскадами других схем. Элемент может быть использован в устройствах вывода информации статических ЗУ и БИС-микропроцессоров.Известны элементы с тремя состояниями на дополняющих МДП-транзисторах, содержащие двухтактный выходной каскад и симметричную схему управ" ления 11),Недостаток этих элементов заключается в значительной потребляемой мощности.Известен элемент с тремя состояниями на дополняющих МДП-транзисторах, содержащий вьйодной двухтактйый инвертор, включенный между шиной питания и общей шиной, ключевые транзисторы и и р-типа, включенные сост ветственномежду первым входом выходного двухтактного инвертора и общей шиной и между шиной питания и вторым входом выходного двухтактнОго инвертора, затворы ключевых транзис- . оров подключены к информационной шине, инвертор, включенный между шиной питания и первым. входом выходного двухтактного инвертора, вход инвертора подключен к шине управляющего сигнала, а выход - к второму входу выходного двухтактного инвертора, и двунаправленный ключ, включенный между шиной управляющего сигнала и первым входом выходного двухтактного инвертора, затворы транзисторов двунаправленного ключа р и и-типа подключены соответственно к информационной шине и к второму входу выходного двухтактного инвертора 2.Недостатком известного элемента является значительное потребление мощности и низкое быстродействие.Цель изобретения - уменьшение потребляемой мощности и увеличение быстродействия.Для достижения поставленной цели в элемент с тремя состояниями на дополняющих МДП-транзисторах, содержащий выходной двухтактный инвертор, включенный между шнной питания и общей шиной, ключевые транзисторы и и р-типа, включенные соответственно Между первым входом выходного двухФормула изобретения 1 Иктного инвертора и общей шиной имежду шиной питания и вторым входомвыходного двухтактного инвертора,затворы ключевых транзисторов подключены к информационной шине, и первый инвертор, включенный между шинойпитания и первым входом выходногодвухтактного инвертора, вход первогоинвертора подключен к шине прямогоуправляющего сигнала, а выход - квторому входу выходного двухтактногоинв ертора, вв еден в торой инв ертор,включенный между выходом первого инвертора и общей шиной, вход которогоподключен к шине инверсного управляющего сигнала, а выход - к первомувходу выходного днухтактного инвертора.На чертеже представлена электрическая принципйальная схема элементас тремя состояниями на дополняющихМДП-транзисторах,Выходной днухтактный иннертор 1включен между шиной 2 питания и общей шиной 3, ключевые транзисторы ии р-типа 4 и 5 подключены соответственно между первым входом б выходного иннертора 1 и шиной 3 и между -шиной 2 и вторым входом 4 ныходногоинвертора 1, затворы транзисторов 4,5 подключены к информационной шине8, первый инвертор 9 включен междушиной 2 и входом. б, выход его подключен ковходу 7, а вход - к шине пря"мого управляющего сигнала 10, второй иннертор 11 включен между входом7 и шиной 3, выход его подключен ковходу б, а вход - к шине инверсногоуправляющего сигнала 12, Выход инвертора 1 является выходом элемента 13,Элемент работает следующим образом,В исходном состоянии (режим хранения для ЗУ) на шины 10 и 12 поступают соответственно логические0и1 , на выходе первого инвертора 9 устанавливается логическаяф 1 ,на выходе второго иннертора 11 - ло гический0В результате чего,независимо от значения сигнала на инФормационной шине 8, оба транзисторавыходного днухтактного инвертора 1закрыты и на его выходе устанавливается ,третье состояние 1.В режиме передачи информации (режим считывания для ЗУ) на шины 10 и12 поступают соответственно логические 1 и 0, и-канальный травзистор первого иннертора 9 и р-канальный транзистор второго иннертора 11 открываются, замыкая первый ивторой входы днухтактного инвертора 1. При поступлении логического0 на информационную шину 8 открытключевой транзистор 5 р-типа, а второй ключевой транзистор 4-типа - закрыт. В результате чего на замкнутыхвходах выходного двухтактного инвертора 1 устанавливается логическаяФ 5 10 5 20 25 30 35 401 , а на его выходе передаваемаяинформация - логический0, Припоступлении логической11 на шину8 ключевой транзистор 4 открыт, аключевой транзистор 5 закрыт, назамкнутых входах инвертора 1 устанавливается логический 0, а на еговыходе передаваемая информация - логическая 1,Таким образом, элемент обеспечивает появление информационного сигнала на его выходе при поступлении логической 1 на шину прямого управляющего сигнала и логического 0на шину инверсного управляющего сигнала. При противоположных значенияхлогических сигналов на укаэанных шинах элемент находится н третьемсостоянии.Время передачи-логического 0и 1 приблизительно одинаково,быстродействие возрастает примернон 1,5 раза по сравнению с известнойсхемой.Уменьшение потребляемой мощностиобеспечивается благодаря тому, чтомежду входами иннертора 1 включентранзистор и-типа инвертора 9 и параллельно включен транзистор р-типаинвертора 11, поэтому напряжение логической 1 поступает на вход 7непосредственно, а на вход б черезтранзистор р-типа инвертора 11, а напряжение логического 0 поступаетна вход б непосредственно, а на вход7 через транзистор и-типа инвертора 9. В результате происходит болеебыстрое закрывание соответствующеготранзистора выходного днухтактногоиннертора 1, что уменьшает значениесквозного тока и время его протекания, а это приводит к уменьшению потребляемой мощности. Элемент с тремя состояниями на до-. полняющих МДП-транзисторах, содержащий выходной двухтактный иннертор, включенный между шиной питания и общей шиной, ключевые транзисторы и и р-типа, включенные соответотвенно между первым входом выходного двухтактного иннертора и обшей. шиной и между шиной питания и вторым нходом выходного двухтактного инвертора, затворы ключевых транзисторов подключены к информационной шине, и первый инвертор, включенный между шиной питания и первым входом выходного двухтактного инвертора, вход первого ин"вертора подключен к шине прямого управляющего сигнала, а ныхЬд - к вторсму входу выходного двухтактного инвертора, о т л .и ч а ю щ и й с я тем, что, с целью уменьшения потребляемоймощности и увеличения быстродействия, в него. введен второй инвертор, вклю725235 ченный между выходом первого инвер.тора и общей шиной, вход которогоподключен к шине инверсного управляющего сигнала, а выход - к первомувходу выходного двухтактного инвертора. ель Л. Петко т Заказ 827 Патент , г,илиал П ород ул. Проектная Редактор С. Патрушева Тираж 995 НИИПИ Государст по делам изоб 35, Москва, ЖИсточники информации,принятые во внимание при экспертизе . 1. ЬВторское свидетельство СССР по заявке Р 2583020/18-21, 24.0278. 2, Патент Сша 9 4037114,кл, 307-205, 1977.рова Корректор М. Пож Подписноенного комитета СССтений и открытийРаушская наб, д.