Управляемый мажоритарный элемент

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19) 1)4 НОЗК 19 ПИСАНИЕ ИЗОБРЕТЕНИВТОРСКОМЪ СВИДЕТЕЛЬСТВУ МЫЙ МАЖОРИТАРНЬ 11 Н. Косоусоетричкович Н. Синтез приных элементов на83, с. 61, рис. 2, 4о СССР/23, 1983. О СС ГОСУДАРСТВЕННЫЙ КОМИТЕТ СС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ(57) Изобретение может быть использовано при построении цифровых устройств с многократным резервированием. Мажори. тарный элемент содержит двунаправленные ключи 2 и 7, р-транзисторы 4, 5, 15 и 17, и-транзисторы 9, 1 О, 16 и 18 и инвертор 2. На информационные шины 13, 1 и 9 поступают сигналы с внешних чстройств. При комбинации О на шинахи 6 управления устройство функционирует как мажоритарный трехвходовый элемент При комбинации 01 на шинах 1 н 6 чправления устройство транслирует на выходную шину 14 с инверсией сигнал с ин формационной шины 3.пл.1401598 Формула изобретения Составитель Л. Кабановедактор Н. Г высо Техред И. Верее Корректор И. Эрлейиза кз 2 о 4054 Тираж 928 ПодписноеВ 11 ИИПИ Госуларственнг кчитета СССР и делая изобретений и откряти113035, Москва, Ж- - 35, Раугиская нао., д. 45Гризволств нно-ио,тиграфицеское прелнриятие, г. Ужгород, ул. Проектная, 4 Из,бретение относится к импульсной технике и может быть использовано цри носроении цифровых устройств с многократным резервированием.Целью изобретения является повышение оыстродействия путем оптимизации межсое дицеций.На чертеже представлена электрическая принципиальная схема управляемого мажоритарного элемента.Устройство содержит первук шину 1 управления, соединенную с первым инверсным входом управления первого ключевого узла 2, содержащего паралле,ьно включецнье р-транзисторы, первый ицформациоцньц вход которого соединен с шиной 3 питания, истоками первого и второго р-трап зисторов 4 и 5. Вторая шина 6 управления соединена с первым прямым управляющим входом второго ключевого узла 7, содержащего параллельно включенные п-транзисторы, первый информационный вход которого соединен с общей шиной 8, истоками первого и второго п-транзисторов 9 и 10, Первая информационная шина 11 соединена с входом первого ицвертора 2, затворами вторых р- и п-транзисторов 5 и 1 О. Вторая информационная шина 3 соеди иена с вторым инверсным входом управления первого ключевого узла 2 и с вторым прямым управляющим входом второго ключевого узла 7, второй информационный вход которого соединен с истоком п-транзистора первого ицвертора 12, исток р-тран зистора которого соединен с вторым ин.формационным входом первого ключевого узла 2. Выход первого инвертора 12 соединен с выходной шиной 14, стоками р- и и-транзисторов 15 и 6, истоки которых соединены соответственно со стока- З 5 ми четвертых р- и и-транзисторов 17 и 18, истоки которых соединены соответственно со стоками первых р- и п-транзисторов 4 и 9.Третья информационная шина 19 соединена с затворами третьих р- и п-транзисторов 15 4 г и 16. Затворы первых р- и п-транзисторов 4 и 9 соединены соответственно с второй 6 и с первой 1 управляющими шинами, затворы четвертых р- и п-транзисторов 1 и 18 соединены с второй информационной шиной 13, стоки вторых р- и и-транзисторов 5 45 и 10 соединены соответственно со стоками четвертых р- и и-транзисторов 17 и 18. Устройство работает следующим образом. 21-а шины 13, 1 и9 поступают информационные сигналы с внешних устройств. При комбинации 10 на шинах 1 и 6 устройство функционирует как мажоритарный трехвходовый элемент. При комбинации О ца шинах 1 и 6 устройство транслирует на выходную шину 14 с инверсией сигнал с шины 13. Управляемый мажоритарный элемент, сод ржащий первую шину управления, соединенную с первым инверсным входом управления первого ключевого узла, содержащего параллельно включенные р-транзисторы, первый информационный вход которого соединен с шиной питания, истоком первого и второго р-транзисторов, вторую шину управления, соединенную с первым прямым управляющим входом второго ключевого узла, содержащего параллельно включенные п-трацзисторы,первый информационный вход которого соединен с общей шиной, истоками первого и второго и-транзисторов, первая информационная шина соединена с входом первого инвертора, затворами вторых р- и п-транзисторов, вторая информационная шина соединена с вторым инверсным входом управления первого ключевого зла и с вторым прямым управляющим входом второго ключевого узла, второй информационный вход которого соединен с истоком п-транзистора первого инвертора, исток р-транзистора которого соединен с вторым информгцонным входом первого ключевого узла, выход первого инвертора соединен с выходной шиной, стоками третьих р- и п-транзисторов, истоки которых соединены соответственно со стоками четвертых р- и п-транзисторов, истоки которых соединены соответственно со стоками первых р- и п-транзисторов, третью информационную шину, отличающийся тем, что, с целью повышения быстродействия, третья информационная шина соединена с затворами третьих р- и п-транзисторов, затворы первых р- и и-транзисторов соединены соответственно с второй управляющей шиной и с первой управляющей шиной, затворы четвертых р- и п-транзисторов соединены с второй информационной шиной, стоки вторых р- и и-транзисторов соединены соответственно со стоками четвертых р- и п-транзисторов.