Полусумматор на мдп-транзисторах

(56) 1.Букреев И.Н. и др, Иикроэлек" тронные схемы цифровых устройств. М., нСоветское радиофон, 1975, с. 40, рис 1. 36.2. Авторское свидетельство СССР ю 6 оо 734, кл. н оз к 19/20, 1978. (54)(57) ПОЛУСУИМАТОР НА ИДП-ТРАНЗИСТОРАХ,. содержащий первый, .второй третий и цетвертый ИДП"транзисторы р-типа и пятый, шестой, седьмой и восьмой ИДП-транзисторы п-типа, при этом стоки первого, третьего и чет" вертого транзисторов подключены соответственно к стокам пятого, шестого и седьмого транзисторов, сток вто рого транзистора .подключен к, первой выходной шине, затворы первого и вось и тр выхо ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ пятого транзисторов подключены к первой входной шине, четвертого и седьмого - к второй, третьего и шестого - к стокам четвертого и седь" мого транзисторов, исток второго транзистора подключен к истоку третьего транзистора, а исток четвертого, к шине питани, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него введен девятый МДП-транзистор п-типа, причем истоки первого, шестого и затворы второго, девятого транзисторов подключены к второй входной шине, истоки восьмого, девятого, второго и третьего транзисторов подключены к первой входной шине, исток седьмоо - к общей. шине, затвор восьмого и исток пятого - к затвору третьего транзистора, стоки первого й вто" рого транзисторов подключены к стокумого, а стоки девятого, шестогоетьего транзисторов - к аторойдной шине.100Изобретение относится к электронике и вычислительной технике и может быть использовано при построении арифметичеСких устройств.Известен полусумматор, содержащий 7 ИДП-транзисторов р-типа 1)Недостатком указанного элемента является повышенное потребление мощности в связи с тем, что устройство . выполнено на транзисторах одного типа.Известен полусумматор на ИДП-транзисторах, содержащий первый, второй,. третий и четвертый МДП-транзисторы р-типа и пятый, шестой, седьмой и восьмой ИДП-транзисторы и-типав при этом стоки первого, третьего и четвертого транзисторов подключены соответственно к стокам пятого, шестого и седьмого, сток второго транзис" тора подключен к выходной шине и . стоку шестого транзистора, затворы первого и пятого транзисторов подключены к первой входной шине, четвертого и седьмого - к второй, третьего и шестого - к стокам четвертого и седьмого, второго и восьмого - к стокам первого и пятого транзисторов,д истоки первого, второго, третьего и четвертого транзисторов подключены к шине питания, исток пятого транзис тора - к второй входной шине, исток шесто, о - к стоку восьмого, исток седьмого транзистора подклюцен к первой входной шине, исток восьмого транзистора - к общей шине 2Недостатком известного элемента является низкое быстродействие в связи с. тем, цто заряд емкости, образованный стоками первого и пятого, четвертого и седьмого пар транзисторов через открытые транзисторы пя" тый и седьмой при комбинации входных сигналов А = 1, В = 1 осуществляется топека д уровня ЕОеоР, где Е 1 1 тйуровень напряжения, соответствующий "1", И-пороговое напряжение транзистора И-типа, 1 -коэффициентвлияния подложки транзистора ц -типа, причем указанный уровень меньше уровня "1". Таким образом, на затворах шестого и восьмого транзисторов устанавливаются уровни напряжения- меньшие, чем уровень напряжения "1", что приводит к неполному отпиранию последних, тем самым, к увеличению времени Формирования на выходной шине уровнй напряжения, соответствующего "0"8909 2Цель изобретения - повышение быстродействия устройства.Поставленная цель достигаетсятем,что в полусумматор на МДП-транзисторах, содержащий первый, второй,третий и четвертый МДП-транзисторыР-типа и пятый, шестой, седьмой ивосьмой МДП-транзисторы П -типа, приэтом стоки первого третьего и цетвер 10 того транзисторов подключены соответственно к стокам пятого, шестого иседьмого транзисторов, сток второготранзистора подключен к первой выходной шине, затворы первого и пято 5 го транзисторов подклюцены к первойвходной шине, четвертого и седьмогок второй, третьего и шестого - к стокам четвертого и седьмого транзисторов, исток второго транзистора подклю 20 чен к истоку третьего транзистора, аисток четвертого - к шине питания,введен девятый ИДП-транзистоо, И -типа,причем истоки первого, шестого изатворы второго, девятого транзисторов подключены к второй шине, истоки восьмого, девятого, второго итретьего транзисторов подключены кпервой входной шине, исток седьмого -к общей шине, затвор восьмого и истокпятого - к затвору третьего транзистора, стоки первого и второго транзисторов подключены к стоку восьмо 1го, а стоки девятого, шестого итретьего транзисторов - к второй выходной шине,35На чертеже представлена электрическая принципиальная схема предлагаемого устройства,Устройство содержит ИПД-транзисто 4 Ры 1 - 4 р-типа и ИДП-транзисторы5 - 9 и-типа. Стоки первого, третьего и четвертого транзисторов подключены соответственно к стокам пятого,шестого и седьмого. Затворы первогои пятого транзисторов и истоки второго и третьего, восьмого и девятоготранзисторов подключены к первой входной шине,10, на которую поступаетвходной сигнал А. Затворы транзисторов 2, 9, 4 и 7 и истоки транзисторов 1, б, 7 подключены к второйвходной шине 11, на которую поступает входной сигнал В. Исток транзистора 4 подключен к шине 12 питания,а исток транзистора 7 - к общей ши 55не 13Стоки транзисторов 1, 2, 5и 8 подключены к первой выходнойшине 14, на которой формируется сигнал Б . Стоки транзисторов 3, 6 и3 10089 9 подключены к второй выходной шине 15, на которой формируется сигнал Р.Устройство работает следующим образом.При комбинации входных сигналов А = О, В = 0 закрыты транзисторы 1 и 5 и через открытые транзисторы 2 и 8 на шине 14 Формируется сигйал Б = О, через открытый транзистор б формируется сигнал на шине 15, РО. 1 е При комбинации входных сигналов А = = О, В = 1 закрыты второй, пятый и восьмой транзисторы и на шине 14 Формируется сигнал Б = 1 через открытый транзистор 1, на шине .15 фор мируется сигнал Р = О, через открытые третий и девятый транзисторы транзистор 6 при этом закрыт. При В Т анзисторы 2 3 4 5 6 7 8 9 0 Отк Отк Зак Отк Зак Отк Зак Отк Зак О а 1 Отк Зак Отк Зак Зак Зак Отк Зак Отк 1 0 Зак Отк Зак Отк Отк Отк Зак Отк Зак 1 1 Зак Зак Отк Зак Отк Зак Отк Зак Отк 0 35 ройств. Машинное моделирование показывает, что быстродействие предла" гаемого устройства выше быстродейст вия известного устройства на 30.Кроме того, отсутствует необходимость применения дополнительных элементов для реализации функии разрядного переноса при построении полных сум МдТОРОВе Составитель Л. ПетроваТехред А. Бабинец Корректор А. Дзятко Редактор Н. Ковалева 4 Заказ 2359/68 Тираж 934 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Жщ 35, Раушская наб., д. 4/5теще еещтетеещщ е ещ щ щ Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Из таблицы следует, что нЬ выхове14 реализуется фунция Б = А В + АВ,а на выходе 15 - Р = А фВ. Использование предлагаемого устройства увеличивает быстродействие за счет повышения напряжения логических уровней, повышает в целом быстродействие арифметических уст. 09 4комбинации входных сигналов А1, В = 0 закрыты первый, седьмой, девятый и,третий транзисторы. Сигнал Б = 1 на шине 14 формируется через открытые второй и восьмой транзисторы, а на шине 15 формируется сигнал Р = 0 через открытый транзистор 6. При комбинации входных сигналов А = 1, В =. 1 закрыты первый, второй; четвертый, шестой . и восьмой транзисторы. На шине 14 формируется сигнал Б = О через открытый транзистор 5. На выходной шине 15 Формируется сигнал Р = 1 через открытые транзисторы 3 и 9.1Работа полусумматора иллюстрирует ся таблицей