Управляемый мажоритарный элемент

ОПйСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное к авт, свид-ву(22) Заявлено 220781 (21 3322239/18-21 Сеюз СоветскихСоциалистическихРеспублик,и 993479 И 1 М. Кл.з Н 03 К 19/23с присоединением заявки НоГосударственный комитет СССР по делам изобретений и открытийДата опубликования опнсания 3001.83(71) Заявител УПРАВЛЯЕМЫЙ МАЖОР ИТАР ЕМЕ н эат анИзобретение относится к вЫчислительной технике и электронике й может быть использовано при построении многоканальных вычислительных систем, в частности для поканального разделения системы, например, в режиме проверки работоспособности каждого канала мажоритарно-резервированной системы.Известен мажоритарный элемент на комплементарных МДП-транзисторах 1Недостаток известного элемента заключается в его узких функциональ ных воэможностях, в частности, проявляющихся в невозможности его использования для поканального разделения систем.Наиболее близким к предлагаемому по технической сущности является мажоритарный элемент, содержащий первый, второй ИДП-транзисторы с ка налами р-типа, третий, четвертый МДП-транзисторы с каналами п-типа, первый, второй, третий ннверторы, выходы которых подключены к выходу элемента, первый инвертор включен между стоками первого.и третьего МДП-транзисторов, истоки которых соединены соответственно с шиной пи тания и общей шиной, второй и трети инверторы включены между стокамивторого и четвертого МДП-транзисторов, истоки которых соединены соответствецно с шиной питания и общейшиной, затворы первого, третьегоМДП-транзисторов и вход второго и -вертора соединен с вторым информационным входом, входы первого итретьего инверторов - с первым,воры второго и четвертого ИДП-трэисторов - с третьим 2.Однако мажоритарный элемент необеспечивает возможности отключениясигналов, поступающих в данный канализ других, в то время, как такаянеобходимость возникает в режймахпроверки работоспособности каждогоканала, а также при отказе двух каналов в трехканальной системе.Цель изобретения - расширениефункциональных возможностей мажоритарного элемента,Поставленная цель достигаетсятем, что в мажоритарный элемент, со2 держащий первый, второй МДП-транзисторы с каналами р-типа и третий,четвертый ИДП-транзисторы с каналамии"типа, первый, второй, третий инверторы, выходы которых соединеныс выходом элемента, первый инверторвключен между стоками первого и третьего МДП-транзисторов, истоки которых соединены соответственно с. шиной питания и общей шиной, второй и третий инверторы включены между стоками второго и четвертого МДП- транзисторов, затворы первого и , третьего МДП-транзисторов и вход второго инвертора соединен с вторым информационным входом, входы первого и третьего инверторов - с первым, затворы второго и четвертого МДП- транзисторов - с третьим, введены пятый и шестой МДП-транзисторы с ка налами р-типа, истокикоторых соединены с шиной. питания, а стоки соответственно со стоком первого и истоком второго МДП-транзисторы, и седьмой, восьмой МДП-транзисторы с каналами п-типа, истоки которых соединены с общей шиной, а стоки соответственно со стоком третьего и истоком четвертого МДП-транзисторов, затворы пятого, восьмого МДП- транзисторов соединены с прямым, а затворы шестого, седьмого - с ин-. версным управляющими входами. На чертеже приведена схема управляемого мажоритарного элемента.Первый 1, второй 2, третий 3,четвертый 4 - МДП-транзисторы с каналами соответственно р- и п-типа,пятый 5, шестой 6 и седьмой 7, вось.мой 8 - МДП-транзисторы с каналамисоответственно р- и п-типа, первыйинвертор 9 включенмежду стокамипервого 1 и третьего 3 МДП-транзисторов, второй 10 и третий 11 инверторы - между стоками вторвго 2 и четвертого 4, истоки первого 1, пятого5, шестого 6 и третьего 3, седьмого7, восьмого 8 МДП-транзисторов соединены соответственно с шиной 12питания и общей шиной 13, стоки пятого 5 и шестого .6 соответственно ",со стоком первого 1 и истоком второго 2 МДП-транзисторов, стоки седьмого 7 и. восьмого 8 - соответственно со стоком третьего 3 и истокомчетвертого 4, выходы инвертаровподключены к выходу 14 элемента,входы первого 9 и третьего 11 инверторов соединены с первым информационным входом 15, затворы первого 1,третьего 3 МДП-транзисторов и входвторого инвертора 10 с вторым 16,затворы второго 2 и четвертого 4МДП-транзисторов - с третьим 17,затворы шестого и седьмого 7 МДПтранзисторов соединены с инверсным18 управляющим входом, затворы пятого 5 и восьмого 8 - с прямым 19,Инверторы выполнены на МДП-транзисторах р-типа 20 - 22 и МДП-транзисторах п-типа 23 - 25,Управляемый мажоритарный элемент.работает следующим образом,5 10 15 20 25 ЗО 35 40 45 50 55 60 65 При наличии логической 1 на прямом управляющем входе 19 и логического О на инверсном 18 элемент выполняет функцию мажорирования,Логический 0 ф на первом 15 ивтором 16 либо на первом 15 и третьем 17, либо на втором 16 и третьем 17 информационных входах инициирует заряд на выходе 14 до уровня логической 1 через открытые МДПтранзисторы соответственнопервый1 и 20 МДП-транзисторы с каналомр-типа первого инвертора 9 либо шестой 6, второй 2 и МДП-транзистор 21 с каналом р-типа третьего инвертора 11, либо шестой 6, второй 2 имдп-транзистор 22 с каналом р-типавторого инвертора 10, Логическая1 на, первом 15 и втором 16 либо на первом 15 и третьем 17, либо навтором 16 и третьем 17 информационных входах инициирует заряд на выходе 14 до уровня логического 0через открытые транзисторы соответственно, третий 3 и МДП-транзистор23 с каналом и-типа первого инвертора 9, либо восьмой 8, четвертый4 и МДП-транзистор 24 с каналом и- .типа .третьего инвертора 11, либовосьмой 8, четвертый 4 и МДП-транзистор 25 с каналом и-типа второгоинвертора 22. Таким образом, совпадение логических значений сигналовна любых двух информационных входах приводит к формированию на выходе14 элемента логического уровня через соответствующие открытые транзисторы, соединяющие шину 12 питания либо общую шину 13 с выходом 14элемента.При наличии логического 101 напрямом 19 и логической 1 на инверснсу 18 управляющих входах открыты пятый 5 и седьмой 7 и закрытышестой 6 и восьмой 8 транзисторы, врезультате чего выходным сигналомявляется инвертированный сигнал,поступающий на первый 15 информационный вход,Таким образом, при наличии сигнала разрешения на управляющих входах 19 и 18 элемент выполняет функцию мажорирования, при отсутствиифункцию инвертирования сигнала, поступающего на первый 15 информационный вход, что обеспечивает возможность разделения многоканальногоустройства на отдельные независимыеканалы.Использование предлагаемого элемента дает положительные эффекты,заключающиеся в том, что расширениефункций элемента позволяет при подаче сигналов на его управляющие входы отключать соседние каналы отданного, тем самьм обеспечиваетсявозможность независимого Функционирования каждого канала в режимезатворы второго и четвертого МДПтранзисторов - с третьим, о т л ич а ю ц н й с я тем, что, с цельюрасширения Функциональных возможностей, в него введены пятый и шестойМдП-транзисторы с каналами-тила,истоки которых соединены с шинойпитания, а стоки ", соответственносо стоком первого и истоком второгоМДП-транзисторов и седьмой, восьмойИДП-транзисторы с каналами И-типа,истоки которых соединены с общейшиной, а стоки - соответственно состоком третьего и истоком четвертогоМДП-транзисторов, затворы пятого,восьмого МДП-транзисторов соединеныс прямым, а затворы шестого и седьмого - с инверсным управляющими вхо- .дами,настройки трехканального мажоритарно-резервированного устройства, а также в случае отказа двух каналов . из трех, что, в свою очередь, повышает надежность устройства в целом,5 Формула изобретения Источники информации,принятые во внимание при экспертизе1, Патент США 9 3900742,кл, Н 03 К 19/42 1975.2. Валиев К.А. и др, Цифровые интегральные схемы на МДП-транзисторах.Советское радио, 1971, с, 339,12 1 ВЗаказ 507/76 34 - Подписное П "Патент"ул.Проектная,4управляемый мажоритарный элемент, содержащий первый, второй МДП-тран зисторы с каналами р-типа и третий, четвертый МДП-транзисторы с каналами .И"типа, первый; второй и третий инверторы, выходы которых соединены с выходом элемента, первый инвертор 15 включен между стоками первого и.третьего МДП-транзисторов, истоки - которых соединены соответственно с шиной питания и общей шиной, второй и третий инверторы включены между стоками. второго и четвертого МДП- . транзисторов, затворы первого итретьего МДП-транзисторов и вход вто. рого инвертора соединен с вторым информационным входом, входы первого и третьего инверторов. - с первым, .