Управляемый махоритарный элемент на комплементарных мдп транзисторах

. СОЮЗ СОВЕТСНИХпаюмльюпихРЕСПУБЛИК ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ДЕЛАМ ИЗОВРЕЧЕНИЙ И ЗШ Н ОЗК 1 СССР ОТНРЬГГИЙ(21) 3424487/18-21 тому транзистору параллельно пощ- (22) 15.04.82 ключен шестой. транзистор, третью (46). 07.08.83, Бюл. В 29 ветвь, . состоящую из последователь- (72).С,Н. Косоусов, В:.А. Максимов но включенных транзисторов седьмо-. и Я.Я. Петричкович го, восьмого и девятого, параллель- (53) 621.374(088.8) но которому подключен десятый тран- (56) Ильюшенко ю,м. микромощные циф- эистор, и четвертую ветврь, состояровые интегральные схеьы на основе щую из последовательно включенных дополняющих ИОН-транзисторных струк- одиннадцатого двенадцатого и три-. тур. - Обзоры по электронной техни- надцатого транзисторов и четырнад.- ке Сер. Микроэлектроника., вып. 5цатого транзистора, подключенного па- (202). М., фЭлектроникаф, 1970, раллельно тринадцатому, причем а; 26, рис.8 а. затворы второго, четвертого,. деся-того и четырнадцатого транзисторов2. Авторское свидетельство СССР . подключены к первой информационной по заявке В 3322239/18-21, . шине, затворы первого, пятого, де.кл. Н 03 К 19/42, 1981. вятого, тринадцатого транзйсторов - Як второй информационной шине, затво (54)(57) УПРАВЛЯЕМЫЙ МАЖОРИТАРНЫЙры восьмого и двенадцатого - к ЭЛЕМЕНТ НА КОМПЛЕМЕНТАРНЫХ МДП-ТРАН- третьей информационной вийе, затворы ЗИСТОРАХ содержащий первую ветвь, . третьего и одиннадцатого - к прямо- включенную Между шиной питания му управляющему,входу, а затворы и выходной шиной.:и состоящую из по- . шестого и седьмого - к инверсному а следовательно .включенных первого управляющему входу, о т л и ч а ю,и второго транзисторов, при этом щ и й с я тем, что, с целью. повыше- .параллельно первому транзистору под- ния быстродействия, истоки девятого клкяен третий,транзистор, вторую и десятого транзисторов подключены ветвьг включенную между выходной . к шине питания, тринадцатого и чешиной и общей и состоящую иэ после- тыриадцатого - к общей шине, а довательно включенных четвертого стоки седьмого и одиннадцатого - к и пятого транзисторов, при .этом пя- выходной шине.Изобретение относится к вычислительной технике и электронике и может быть использовано при построении многоканальных вычислительных систем, в частности для поканального разделения системы, например, в режиме проверки работоспособности каждого канала мажоритарно-резервированной системы.Известен мажоритарный элемент на комплементарных МДП-транзисторах, содержащий ключевую часть, состоящую из первой ветви, образованной двумя последовательно включенными транзисторами, и второй, включенной параллельно первой и образованной двумя последовательно включенными транзисторами, параллельно одному из которых подключен третий транзистор, а также нагрузочную :часть, симметричную ключевой 1Недостаток устройства состоит в том, что его нельзя использовать при построении многоканальных систем, работающих в режимах поканального разделения. Известен также управляемый мажоритарный элемент на комплементарных МДП-транзисторах, содержащий первую ветвь включенную между шиной питанйл и выходной шиной и состоящую из последовательно включенных первого и второго транзисторов, при этом параллельно первому транзистору подключен третий транзистор, вторую ветвь, включенную между выходной шиной и общей и состоящую из после" довательно включенных четвертого и пятого транзистора, параллельно которому подключен шестой транзистор, третью ветвь, состоящую из последовательно включенных транзисторов седьмого, восьмого и денятого, параллельно которому подключен десятый транзистор, и четвертую ветвь, состоящую из последовательно включен ных одиннадцатого, двенадцатого", тринадцатого транзисторов и четырнадцатого транзистора, подключенно го параллельно тринадцатому, причем затворы второго, четвертого, десятого и четырнадцатого, транзисторов подключены к первой информационной шине, затворы первого, пятого, десятого и тринадцатого транзисторов - к второй информационной шине, затворы восьмого и двенадцатого " к третьей информационной шине, затворы третьего и одиннадцатогок прямому управляющему входу, затво,ры шестого и седьмого - к инверсному управляющему входу, стоки девятого, десятого, тринадцатого и четырнадцатого транзисторов - к выходной шине, а истоки седьмоГо и одиннадцатого - соответственно к шине питания и общей шине 2.50 55 60 На чертеже представлена электрическая принципиальная схема управляемого мажоритарного элемента на комплементарных МДП-транзисторах, где первая ветвь,. включенная между шиной 1 питания и выходной шиной 2, содержит последовательно включенные первый и второй Р -канальные транзисторы 3 и 4, при этом параллельно транзистору 3 подключен третий-канальный транзистор 5.Вторая ветвь содержит последовательно включенные И -канальные чет-. вертый и пятый транзисторы б и 7 и шестой й-канальный транзистор 8, подключенный параллельно пятому транзистору 7, и включена между выНедостатком элемента являетсянизкое быстродействие, обусловленноебольшой паразитной емкостью выходной шины, образуемой стоками шестиМДП-транзисторов.Цель изобретения - повышениебыстродействия управляемого мажори-тарного элемента.Для достижения поставленной целив управляемом мажоритарном элементе 10 на комплементарных МДП-транзисторах,содержащем первую ветвь, включенную между шиной питания и выходнойшиной и состоящую из последовательно включенных первого и второго 15 транзисторов, при этом параллельнопервому транзистору подключен третий транзистор, вторую:ветвь, вклю-.ченную выходной шиной и общей исостоящую из последовательно включенных четвертого и пятого транзистора, при этом параллельно пятомутранзистору подключен шестой транзистор, третью нетвь, состоящуюиз последонательно включенных тран 5 зисторов седьмого, восьмого и девятого, параллельно которому подключендесятый транзистор, и четвертуюветвь, состоящую из последовательновключенных одиннадцатого, двенадцаЗ 0 того, тринадцатого транзисторови четырнадцатоготранзистора, подключенного параллельно тринадцатому, причем затворы второго, четвертого, десятого и четырнадцатоготранзисторов подключены к первойинформационной шине, затворы перво"го, пятого, девятого, тринадцатоготранзисторов - к второй информационной шине, затворы восьмого и двенадцатого - к третьей информацион ной шине, затворы третьего и одиннадцатого - к прямому управляющемувходу, а затворы шестого и седьмогок инверсному управляющему входу,истоки девятого и десятого транзис торов подключены к шине питания,трйнадцатого и четырнадцатого - кобщей шине, а стоки седьмого и один 1надцатого - к выходной шине.ходной шиной 2 и общей шиной 9. Третья ветвь содержит последовательно включенные седьмой, восьмой и девятый Р -канальные транзисторы 10-12. Параллельно транзистору 12 подключен десятый Р -канальный транзистор 13. Истоки транзисторов 12 и 13 подключены к шине. питания 1, сток транзистора 10 - к выходной шиче 2.Четвертая ветвь содержит последовательно включенные одиннадцатый, двенадцатый, тринадцатый р -канальные транзисторы 14-16 и четырнадцатый. й -канальный транзистор. 17, подключенный параллельно транзистору 16. Истоки транзисторов 1 б и 17 подключены.к общей шине 9, а сток .транзистора 14 - к выходной шине 2.Затворы транзисторов 4, б, 13 и 1.7 подключены к первой информационной шине 18 затворы транзисторов.3,7,12 и 1 б - к второй информационной шине. 19, затворы транзисторов 11 и 15 - к третьей информационной шине 20, затворы транзисторов 5 . и 14 - к прямому управляющему входу 21, а затворы транзисторов 8 и 10- к инверсному, управляющему входу 22.,Управляемый мажоритарный элемент работает следующим образом.При поступлении логической ф 1" на прямой управляющий вход 21 и логического "О" на инверсный управляющйй вход 22 элемент выполняет функцию мажоритования. Логический "0" на первой 18 и второй.19, либо на первой 18 и третьей 20, либо на второй 19 и третьей 20;:либо на всех трех информационных шинах инициирует.,заряд выходной шины 2 до уровня логической "1" через открытые МДП- транзисторы соответственно 3,4, либо 10,11,13, либо 10, 11, 12, либо через все МДП-транзисторы с каналами -типа, кроме транзистора 5. . Логическая "1" на первой 18 и второй 19, либо на первой 18 и третьей 20, либо на второй 19 и третьей 20, либо на всех трех информационных Шинах инициирует заряд шины 2 элемента до уровня логического 10" через открытые МДП транзисторы со- в.При поступлении логического фОф" на прямой 21 и логической "1" наинверсный 22 управляющие входы открываются транзисторы 5 и 8 и закрываются транзисторы 10 и 14, врезультате чего выходным сигналомявляется инверсированный сигнал,10 поступающий на первую информацион.ную шину 18.Положительный эффект при использовании предлагаемого элемента.заключается в том, что уменьшение15 величины паразитной емкости, образуемой стоками транзисторов, подключенных к выходу элемента, обесйечивает возможность построения быстродействующих многоканальных мажо 2 О ритарно-резервированных устройствВремя заряда паразитной емкости,на.выходе элемента,в общем случаевыражено функциейа=К 1 Ю Сор Л.ФР+ Сои.-и 3,где К - коэффициент пропорциональности,1 - ток заряда выходной емкости элементатЗО С С - удельные емкости диффузионных областей, МДП-транзисОР ОИторов с каналами р и И-типа соответственно,д, р. - ширины стоковых областей35 фМДП-транзисторов с КаналамиР- и и-типа соответственно,подключенных к выходу элемента,9,Ф - число стоковых областей40 МДП-транзисторов с каналами Ь - и б-типа соответст"венно, подключенных к выходу элемента.Выходная емкость известного элемента образована тремя стоками транзисторов с каналами р -типа и тремястоками транзисторов с каналамиВ-типа. У предлагаемого элементапараметры Я и И равны 2, чтообеспечивает, сокращение времени заряда выходной емкости на 30.1034191 Составитель Л,ПетроТехред А, Бабинец Редактор А.Ворович Тираж 936ИИПИ Государствено делам изобретен3035 Москва, Ж Подписноеого комитета СССРй и открытийРаушская наб., д. 4/5 Филиал ППП фПатент", г, У ул. Проектн Заказ 5643/59 Корректор А. Тяск