Цифровой интегратор для решения краевых задач

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДВТВЛЬСТВУ(43) Опубликовано 05,08.77 06 Х 1 Государственный комнтет Юавотв Мннистрва СССР ао делам нэасретеннй и открытнй(4 б) Дата опубликования описания (15.09.77, Е. Золот В Д Калмыков 71) Заявитель аганрогский радиотехнический инстит(54) ЦИФРОВОЙ ИНТЕГРАТОР ДЛЯ РЕШЕНИЯ КРАЕВЫХ ЗАДАЧИзобретение относится к области вычислительной техники и, может, быть использовано при разработке цифровых интегрирующих структур, предназначенных для решения краевых и вариационных задач.Известны цифровые интегрирующие машины, построенные на .цифровых интеграторах функции одной переменной 1.11, Они могут использоваться при решении краевых задач для систем обыкновенных дифференмальных уравнений; Решение краевых задач при помощи цифровых интеграторов осутцествляется наибо лее просто при 1 использовании метода проб. 1 я Этот метод заключается в цифровом моделировании. системы дифференциальных уравнений при определенных краевых условиях, опенке близости полученного решения заданному и изменении искомых краевых услоО вий в направлении приближения к заданному решению. Направление приближения определяется по вариациям решения системы дифференциальных уравнений относительно изменения. каждого из искомых краевых усло- л вий. При использовании цифровых интеграто- ров функции одной переменной на получение вариаций решения затрачивается ряд вспомогательных интегрирований системы дифференциальных уравнений (помимо основных пробных решений), что приводит к значительному времени вычислений. Другой метод получения вариаций, состоящий в интегрировании при помощи цифровых интеграторов, помимо основной системы уравнений, системы дифференциальных уравнений в вариациях, связан со значитель 1;ыми аппаратурными затратами. Наиболее близким по технической сущности к предпагаемому изобретению является цифровой интегратор функции одной переменной, содержащий сумматор подынтегральной функции, выход которого подключен к первому входу первого блока умножения и через регистр подынтегральной функции соединен со своим первым входом, второй вход подключен к первому входу интегратора, второй вход которого соединен со вторым входом первого блоха умножения, выход которого соединен с первым входом сумматора остат 868060ка, выход сумматора остатка через блок выделения приращений н восстановления остатка подключен к первому выходу интегра-.,тора и ко входу регистра остатка 2.Цифровой интегратор предназчачен для ин-, 5тегрирования функций одной переменной, поэтому решение системы дифференциальныхуравнений с го помощью может быть найдено как функция времениа вариация решения относительно изменения начальных значений - как разности решений исходной системы дифференциальных уравнений для раэ, личных начальных значений. Необходимостьэтого возникает, например, при решениикраевой задачи для системы дифференциальных уравнений, состоящей в отыскании начальных значений ф )х, у(1 ) у и.мо+мента времени 1,., при которых в концеинтервала интегрирования переменные принимают определенные значения, Для решения поставленной краевой задачи методомпробных реш,ний строится целевая функция,которая неявно зависит от начальных значений,Начальные значения к; и уо для проб , 25ных решений находятся из,условия достижения минимума выбранной функцйи.При помощи цифрового ингегратора функ-ции орной переменной путем численного,интегрирования дифференциальных уравнений ЗОвозможно формирование приращений и получение величин при фиксированных хи у,Поэтому для нахождения вариаций необходимо еще дважды проинтегрировать сис-.тему дифференциальных уравнений на инте- З 5Рвале 1,о, 1 к ) при нечальных.значенияхх,у+7 и хх, ура затем найгиразности этих решений с решением х (х,у,1 Д,(хо уо х), где- индекс, обозначаю-щий номер пробного решения. Поскольку та-, 40кие операции производятся для каждого изпробных решений, то использование цифрового интегратора функции одной переменнойприводит к значительному времени вычислений, затрачиваемому на нахождение варнаций решения системы дифференциальных урщненнй относительно изменения начальныхзначений.Целью изобретения является повышениебыстродействия интегратора, %Поставленная цель достигается тем, что вйредлагаемый интегратор введены второй итретий блоки умножения, первые входы которых соединены соответственно с третьимичетвертым входами интегратора, вторые 55входы - со вторым входом интегратора,два блока выделения приращений, два регистра приращений н два сумматора приращений, выходы которых через соответствующиеблоки выделения приращений соединены со 6 О вторым и третьим -выходами интегратора ивходами первого и второго регистров приращений соответственно, первые входы подключены соответственно к выходам второгои третьего блоков умножения, выход регистра остатка соединен со вторыми входамиСумматора остажа и сумматоров ариращени,.третьи входы которых соединены свыходамисоответственно первого и второго регистровприращений.В результате пробного решения сисгемыдифференциальных уравнений оказываютсяизвестными вариации для момента времении отпадает необходимость в осущест- квлении двух вспомогательных интегрирований системы уравнений с целью их вычисле+ния. Поэтому при йспольэовании интегратора общее время вычислений, затрачивамоена решение краевой задачи, сокращается втри раза.Схема интегратора приведена на чертежегде обозначено: сумматор 1 подынтегральчой функции, сумматор 2 остатка, сумматоры 3, 4 приращений,. регистр 5 подынтегральной функции, регистр 6 остатка, регистры 7, 8 приращений, устройства 9-11умножения, блок 12 выделения приращенийи восстановления остатка, блоки 13, 14выделения приращений, входы 15-18 н выходы 19-21 интегратора.Интегратор на определенном шаге интегрирования работает следующим образом.В сумматоре 1 приращение подынтегралыной функции 71 складывается с ее кван,тованным значением-1( -номер шагаинтегрировании), поступающим из регистра 5,.и новое значение записывается в тот же1,регистр. Кроме того, новое значение поступает на устройство 9; где оно умножаетсява приращение Ч .,Полученное приращениепоступает на сумматор.2, где оно складывается с остатком, поступаюцим из регистра 6, Иэ образованной суммы в блоке 12выделяются приращение ч х , поступающее на выход 19, и новый остаток, эаписываемый в регйстр 6. Одновременно с формированием приращения в устройствах 10, 11триращения Ъх 1 и 9 у 1; умножаются наприращение 1 . Полученные произведенияостулают соответственно на сумматоры 3,4, где они складываются с остатком, постуВлающим иэ регистра 6, и приращениями, поступающими иэ регистров 7, 8. В блоках 1314 из получейных сумм выделяются соответственно приращения 7, х и Чу ххо "+ 0+фпоступающие соответственно на выходы 20,:21 и в регистры 7, 8,В предложенном интеграторе по сравнению с известным быстродействие возрастащ568060 в три раза, что позволяет за счет одновременного определения решения системы обыкновенных дифференциальных уравнений какфункции времени и его вариаций относительно изменения краевых условий сократить востольк же раэ время решения краевой за 5дачи. Использование цифрового интеграторадля решения краевых задач обеспечивает сокращение на 30-40% аппаратурных затрат,необходимых для достижения такого же быстродействия при помощи цифровых интеграторовфункции одной переменной,Ф орм ула изобретения15Цифровой интегратор для решения краевы 3 с задач, содержащий сумматор, подынтеграль-ной функции, выход которого подключен к первому входу первого блока умножения и через регистр подынтегральной функции сова динен со своим первым входом, второй вход подключен к первому входу интегратора,. эта рой вход которого соединен со вторым входом первого блока умножения, выход кото рого соединен с первым входом сумматора остатка, выход сумматора остатка через блох выделении приращений и восстановления остатка подключен к первому выходу интегратора и ко входу регистра остатка, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия. в него введены второй и третий блоки умножения, первые входы которых соединены соответственно с третьим и четвертым входами интератора, вторые входы - со вторым входом интегратора, два блока выделения приращений, два регистра приращений и два сумматора приращений, выходы которых через соответствующие блоки выделения приращений соединены со вторым и третьим выходами интегратора и входами первого и втэрого регистров приращений соответственно, первые входы подключены соответственно к выходам второго и третьего блоков умножения, выход регистра остатка соединен со ууорыми входфми сумматора остатка и сум маторов приращений, третьи входы которых соединены с выходами соответственно первогв и второго регистров приращений.Источники информации, принятые во внимание при экспертизе:1. Каляев А, В. Теория цифровых интеГрирующих машин и структур, МСоветское радио", 1970, с. 384-406.2. Авторское свидетельство СССР М 382482 кл. Ст 06 Ю 1/02, 1970,НИИПИ Заказ 2803/36ираж 818 Подписное Филиал ППП "Патент",г. Ужгород, ул. Проектная, 4