Детерминированно-вероятностный цифровой интегратор

Союз Советских Социалистических Республик(21) 2185599 1) М. Кл. 6 0671/О с присоединение 23) Приоритет43) Опубликован аявки-Гасударственный комитет Совета Министров СССР по делам нзооретеннй н открытий45) Дата опубликования опи ия 010478 72) Автор изобретения ИЬилевский) Заявите В. ганрогский радиотехнический институт мыкоИзобретение относится к вычислительнои технике и может быть использовано в цифровых интеется выходом полно первый и второй ло о приращения интегратора, гико-арифметические блоки, ых - это соответственно пе грирующих машинах для цифровои управления.Известен цифровой ина основе при а детерного представ я и переркоторый содержит блок форальной функции, блок фоинтеграла по формуле прямирования коррекции и блго приращения а.Точность и ь одели ров ани первые входы котор вый и второй инфор вторые входы связан нтегратор, построенный минированного-вероятностаботки информапни т 1,рмирования подынтег.рмирования приращениямоугольников, блок фор О ок формирования полнолени дом вероятностногоинтегратора, а третьинезависимой перемениго логико-арифмети дом вспомогательного вероятноинтегратора, выход второго лого блока подключен к второмумирования.В этом интеграторе разнос ного приращениягика-арифметическо. входу блока суминтеграл скорост интегрирования указандач моделирования и управ жающ маСштабе вреью. 15 между исходным симацией, выостным способом ину, поэтому ким устройством ситналом и его ступенчатои аппрок числяемая приближенным вероятн имеет относительно большую велич общая точность интегрирования та в ряде случаев оказывается недосЦель изобретения - повьппе числе пня. очнои,е точности выодом детерминнро , а выход подсоеди множителя, второй независимой пере ется в гратора вого у входом ход пе входу Это достигается тем, что в детерминированн оятностньтй цифровой интегратор введены вто. умножитель и третий логико-арифметический к, первый вход которого соединен с входомого умножителя подс пока суммирования, в од которого явля ного интегратора для заления в реальном и оперени недостаточно высокиНаиболее близок пк изобретению цифровоищий накопительный сумма хниче скоп сущностиратор 21, содержа- вход которого являго приращения инте р к первому входу пер.которого служит мационные входы интегратора,ы между собой и служат вхоспомогательного приращения входът соединены с входом ой интегратора, выход перво- ского блока является выхо.7 Еэ (х;1) с выхода второго умножителя попадаетна третий вход блока 4 суммирования.По входу 15 основного вероятностного приращения в первый логико-арифметический блок 5поступают импульсы1,с весом импульса, 5равным Ду. По входу 13 вспомогательного вероятностного приращения в блок 5 поступаютимпульсы(1) с весом импульса, равным Ьу.24С входа 9 независимой переменной в этот же блокпроходят приращения переменной интегрирования 107 х, Здесь величины Ьу 11 у 1, (1) и Ьуэ ,(1) суммируются с помощью накапливающего сумматораили реверсивного счетчика. и каждый из промежу.точных К=х результатов (К=1,Й) преобразуетсяв соответствии с выражением 6 алгоритма в импульсы вспомогательных вероятностных приращений интеграла , (1) с весом каждого импульса,равным Ь Еэ. С выхода блока 5 полученные величины Ь Е Ц; (1) поступают на выход 17 вспомогательного вероятностного приращения.20Приращения независимой переменной интегрирования 7 х с входа 9 интегратора и вспомогатель.ные вероятностные приращения Ьу(1) со входа13 интегратора подаются также соответственно натретий и второй входы второго логико-арифметического блока 6. Приращения ЬУэ 1;(1) сулщщруются реверсивным счетчиком блока б. При этомкаждое промежуточное К=е значение суммы в со.ответствии с выражением 7 алгоритма преобразуется в импульсы корректирующих приращений интеграла, (1 с весом каждого импульса, равным Ь 2 э, С выхода блока б величины ЬЕз,э(1)проходят в блок 4 суммирования. В блоке 4 по.ступившие в него величины приращений интегралай 35Ч(Хг 4.1 у У 2.(Х 14-3,) И 3 ф 3 3 14)1" 1.суммируются, в результате чего формируется полное приращение интеграла ч Х ( Х ) . С выходаблока 4 величина(Х ) постуйает на выход16 полного приращения.Для обеспечения работы первого, второго итретьего логико-арифметических блоков по входаминформационного питания подаются значения реализации случайных величин с равномерным законом распределения.Данный детерминированно.вероятностный ци.фровой интегратор имеет точность, превьпцающуюточность известного интегратора в 1/7 х=2 раз.В зависимости от выбранной величины Чх можнообеспечить превышение точности на 1 - 3 десятичныхпорядка, Время одного шага интегрировашя лриэтом возрастает незначительно, а объем аппаратурных затрат, необходимых для реализации предлагаемого интегратора, увеличивается всего лишь в1,5 раза.Формула изобретенияДетерминированно.вероятностный цифровой интегратор, содержащий накопительный сумматор, вход которого является входом детерминированного приращения интегратора, а выход подсоединен к первому входу первого умножителя, второй вход которого является входом независимой пере. менной интегратора, выход первого умножителя подсоединен к первому входу блока суммирования, выход которого является выходом полного прира. щения интегратора, первый и второй логико-арифметический блоки, первые входы которых являются соответственно первыми и вторыми информационными входами интегратора, вторые входы соединены между собой и являются входом вероятност. ного вспомогательного приращения интегратора,. а трепи входы соединены с входом независимой переменнои интегратора, выходпервого логико-ариф. метического блока является выходом вспомогатель.ного вероятностного приращения интегратора, выход второго логико-арифметического блока соеди. нен с вторым входом блока суммирования, о тл и ч а ю щ и й с я тем, что, с целью повышения точности вычисления,. в него введены второй умно- житель и третий логико-арифметический блок, первый вход которого соединен с входом независимой переменной интегратора и первым входом второго умножителя, второй вход третьего логика.арифметического блока соединен с выходом накопительного сумматора, третий вход является третьим инфорли. ционным входом интегратора, а выход является выходом основного вероятностного приращения инте гратора, при этом второй вход второго умножителя является входом вспомогательного детерминированного приращения интегратора, выходвторого умно- жителя соединен с третьим входом блока суммиро. вания, четвертый вход первого логико арифмети. ческого блока является входом основного вероятностного приращения интегратора, а выход первого умножителя является выходом детерминированного приращения интегратора.Источники информации, принятые во внима.ние при экспертизе:1. Авторское свидетельство СССР У 428412,кл. 6061/02,972.2. Авторское свидетельство СССР У 407298,кл, 6 06 Ю 1/02, 1973.600574 Составитель И. Грибков Техред М,Борисова ектор Л.Небол едактор О.Пушкин Заказ 1398/б вета Филиал ППП "Патент", г. Ужгород, ул, Проектная,Тираж 826ИИПИ Государственного комите по делам изобретений и отк113035, Москва, Ж, Раушская н ытий д.4 Подписноенистров ССС