Многовходовой сумматор потоков тернарных приращений

61) Дополнительное к авт свид явлено 14.01,75 12 095713/2 1. 1(л.- "С 063 1/02 присоединением заявк Государственный комитет Совета Министров СССР Приор ите Опубликовано 28,02,(53) УДК 681,325088.8 ень Ле л ло делам 11 зобретений и открытий)я 31.03,77 ата опубликования оппса 2) Авторы. В. 1(оробкс и В. Е. Золотовский ц 301)1)е 1 си ц 5 1) Заявитель аганрогскии радиотехническ ВХОДОВЫЙ СУЪИАТОР ПОГ 01(0РНАРИЫХ ПРИРАЩЕНИЙ 4) М арактеризуется ия и динамиче Изобретение может оыть использовано в цифровой Вычислительной технике, в частности в цифровых интсгриру 1 ощих машинах.Многовходовый сумматор тернарных потоков приращений имеет 2 к входов, на которые поступают к потоков тернарных приращений, и два выхода, на которых формируется поток тернарных приращений, равный сумме потоков, поступающих на входы сумматора.Известно устройство 1), содержащее реверсивцый счетчик и блок разворота рассогласования в поток терцарных приращений.Недостатками этого устройства являются большой расход ооорудования, наличие динамической погрешности, которая тем больше, чем больше суммарная скорость входных потоков приращений.В настоящее время для суммирования потоков тернарных приращений используются, как правило, следящие интеграторы.Наиболее близким техническим решением является устройство 21, содержащее блок формирования приращений суммы, элемент ИЛИ и элемент задержки,Это устройство также хбольшим расходом оборудованской погрешностью.Возникновение динамической погрешности обусловлено следующими причинами. При суммировании приращений, поступающих на 10 15 20 )5 30 й институт им. В; Д. 1(алк 1 ыкова вход сумматора потоков приращений, если мгновенная суммарная скорость входных потоков больше единицы, на выходах входного устройства в каждом шаге интегрирования формируются многоразрядные двоичные числа, Н 2 Выходе же сумыатор 2 потокоВ приращений в каждом шаге интегрирования может быгь выдано только одноодцоразрядное приращение в тернарной системе, Поэтому двоичные чпсла, формируемые на Выходах входного устр 011 ства дол)кцы скл 2 дыВаться ц 32- помццаться в регистре рассогласования, Содержи):ое регистра рассогласования ц ссть динамическая погрешность сумматора потоков приращений. Если с) ммарцая скорость Входных потоков превышаег единицу длптел)ц 1;,е Время, то дц 1 амическая пог 1)е 1 ц 10 сть може оказаться значительной.Целью пзооретецця является упрощение устройства и повышение точности.Поставленная цель достшастся тем, что в устройство введены блок разворота приращений Во времени, реверсцвный счетчик, первый ц второй дешцфраторы, причем входы блока разворота пр 11 ращен 11 й Во времени соед 11 цецы с входами устройства, а выход - с первым входом реверсивного счетчика, второй вход которого соединен с выходом элемента задержки. Первый ц второй выходы реверсивного счетчика соед;ше 1;ы соотьетствснно чс50 55 50 65 рез первый и второй дешифраторы и элемент ИЛИ с входом элемента задержки и через первый и второй дешифратор соответственно с входами блока формирования приращений суммы, выходы которого соединены с выходами устройства,Возможность упрощения сумматора потоков тернарных приращений при устранении динамической погрешности обусловлена следующими соображениями, Большой расход оборудования и динамическая погрешность обусловлена одной и той же причиной. Эта причина заключается в том, что максимальный вес приращения на выходе сумматора потоков приращений в к раз меньше максимально возможного веса суммы приращений на его входах. 11 оэтому, если сумма приращении, поступивших на вход сумматора по модулю оольше веса одного приращения, сумматор за один шаг интегрирования не может отраоотать ее полностью (за один шаг интегрирования сумматор потоков может отработать только одно приращение). Следовательно треоуются олок, формирующий и хранящии рассогласование, и блок разворота рассогласования в поток приращении. С другои стороны, если сумма приращении, поступивших на вход сумматора, не могкет оыгь отраоотана тотчас, а отраоатывается постепенно с задержкои во времени, то возникает динамическая погрешность, 1 аким ооразом, для упрощения устроиства и устранения динамическои погрешности необходимо уравнять скорость накопления рассогласования и скорость его рассасывания.11 овысить скорость рассасывания можно двумя путями: увеличением разрядности приращения на выходе и увеличением веса тернарного приращения на выходе. 1 ак как сумматор потоков должен формировать тернарные приращения, первыи путь неприемлем.Увеличение же веса ернарного приращения на выходе сумматора потоков приращении допустимо. Очевидно, что если вес тернарного приращения на выходе сумматора выорать в к раз оольшим веса приращения на его входе, рассогласование всегда оудет отсутствовать и поэтому не понадобятся устройства для формирования, хранения и разворота рассогласования, устранится и динамическая погрешность.На чертеже показана функциональная схема многовходового сумматора потоков приращений,Сумматор содержит блок 1 формирования приращений суммы, элемент ИЛИ 2, элемент задержки 3, блок 4 разворота приращений во времени, реверсивный счетчик 5, дешифраторы 6 и 7, входы 8 - 13, выходы 14, 15.Положительные приращения слагаемых поступают на входы 8, 9, 10 устройства, отрицательные приращения - на входы 11, 12, 13. Блок 4 разворота суммируемых приращений во времени последовательно опрашивает входы и формирует на выходе последователь 10 15 20 г 5 30 35 40 45 ность положительных и отрицательных приращений, Сформированная в блоке 4 последовательность приращений поступает на вход счетчика 5. При проходе положительных приращений счетчик выполняет операцию сложения, а при проходе отрицательных перестраивается на операцию вычитания. Сумма накопления в счетчике анализируется дешифраторами 6 и 7. Как только содержимое счетчика достигает величины к на выходе дешифратора 6 формируется сигнал, который поступает через элемент ИЛИ и элемент задержки 3 в счетчик 5 и одновременно в блок формирования приращений суммы. Под действием этого сигнала счетчик 5 сбрасывается в нуль и в блоке 1 формируется положительное приращение суммы, поступающее на выход 14 устройства.Если содержимое счетчика достигает величины к, формируется сигнал на выходе дешифратора 7, Этот сигнал через элементы 2 и 3 сбрасывает счетчик 5 в нуль. Кроме того, с выхода дешифратора 7 сигнал поступает на вход блока 1, в последнем формируется отрицательное приращение, поступающее на выход 15 устройства.Следовательно на выходе устройства формируется поток приращений, соответствующий1величине - (а+ аг++ а), где аь а 2,ка - величины, суммируемые многовходовым сумматором потоков приращений.Предлагаемый сумматор потоков тернарных приращений оказывается значительно проще существующих. Для его реализации необходимо (1 од 2 к)Язв(8+25 логических схем, где (1 о 2 к)ы, двоичный логарифм к определений до ближайшего целочисленного значения с избытком. Следовательно предлагаемый сумматор потребует в 3 - 7 раз меньшего расхода оборудования.Динамическая погрешность устройства дагке при максимальных скоростях входных потоков равна нулю. Фо р мула изобретения Многовходовый сумматор потоков тернарных приращений, содержащий блок формирования приращений суммы, элемент ИЛИ и элемент задержки, о т л и ч а ю щ и й с я тем, что, с целью упрощения устройства и повышения точности, в него введены блок разворота приращений во времени, реверсивный счетчик, первый и второй дешифраторы, причем входы блока разворота приращений во времени соединены с входами устройства, а выход - с первым входом реверсивного счетчика, второй вход которого соединен с выходом элемента задержки, первый и второй выходы реверсивного счетчика соединены соответственно через первый и второй дешифраторы и элемент ИЛИ с входом элемента задержки и548870 через первый и второй дешифраторы соответственно с входами блока формирования приращений суммы, выходы которого соединены с выходами устройства.Источники информации, принятые во внимание при экспертизе; Составитель Л, Захматовахред А. Камышникова Корректор гскии, Заик Рсдакт Изд. 3 м 232 Тираж 899 И Государственного комитета Совета Министров ио делам изобретений и открытий 113035, Москва, )К, Раушская наб., д, 4/5(аз 539/8ЦНИ афин, ир. Сапунов 8 9 /а и 17. 61. Каляев А. В. Введение в теорию цифровых интеграторов, Киев, Наукова думка, 1964, с. 261 - 264.2. Неслуховский К. С. Цифровые дифферен циальные анализаторы. М., Физматгиз, 1963,с. 40, 45, 46 (прототип).