Устройство программного управления тернарного цифрового дифференциального анализатора

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТВЛЬСТВУ Своз СоветсюаС 4 вцюивстицескихРеспублик(51) М. Кл. С 061/02 72 (21) 18468явки (22) Заявлено 27 ен с присо удааствввваа квивтвт вата Мвиввтрва ССР ав лвваи ввбрвтвиаки вткрытий 23) Пр итет(63) УДК 681,147.75.Бюллетень2 Опубликован Да публикования описания 05.08.7(71) Заявител втоматики нс 4) УСТРОЙСТВО ПРОГРАММНОГО УПРАВЛЕНИЯ ТЕРНАРНОГО ЦИФРОВОГО ДИФФЕРЕНЦИАЛЬНО АНАЛИЗАТОРА На чертеже иустройство.Оно содержит2, элемент "ИЛИ, элемент задержквходы устройстваства 16-19.Устройство разом. ражено предлагаемое блок памяти3, элемент 5, элемент 13-15 и вь егистр.НЕ 4, 1 "И" 6-12 ходы устро тает следуюшнм обраИзобретение относится к области вычислительной техники и может быть использовано при построении цифровых интегрирующих машин.Известны устройства программного управления тернарных цифровых дифференциальных анализаторов, содержашие блок па мяти, регистр, элемент "ИЛИ, выход которого соединен со входом регистра, элемент "НЕ", вход которого подключен к 10 первому выходу блока памяти, первый. элемент "И", два входа которого подключены соответственно к выходам регистра и элемента НЕ", а выход соединен с первым входом элемента "ИЛИ", второй и р третий элементы "И", первые входы которых подключены к первому выходу блока памяти, вторые входы - к первому и второму входам устройства, выходы соединены со вторым и третьим входами элемента 20 "ИЛИ", а третий вход второго элемента ф "И" подкшочен к третьему входу устройства, четвертый, пятый, шестой и седьмой . элементы "И", выходы которых соединены с выходами устройства, первые входы под ключены к выходу элемента "ИЛИ", вторыевходы четвертого и пятого элементов "И"подключены ко второму выходу блока памяти, вторые входы шестого и седьмогоэлементов "И" подключены к третьему выходу блока памяти а третьи входы четвертого и шестого элементов "И" подключены к третьему входу устройства.Целью изобретения является упрощениеустройства,Поставленная цель достигается тем,что устройство содержит элемент задержки,вход которого подключен к третьему входуустройства, а выход соединен с третьимивходами третьего, пятого и седьмого элементов "И.478332 Предмет изобретения Устройство программного управления 30тернарного цифрового дифференциальногоанализатора, содержашее блок памяти, ре 3В устройстве для .хранения лоложитель- ных и отрицательных приращений исполь зуется не два регистра, а один. В блокепамяти 1 хранятся адреса записываемыхи считываемых приращений. Запись и счи тывание положительных прирашений осушествляется основным тактовым импульсом, постуцающим на вход устройства 15. ЭЗапись и считывание отрицательных при-. ращений выполняется по сдвинутому так товому импульсу с выхода элемента задержки 5.Элементы "И" 9 и 10 предназначены для считывания положительных и отрицательных приращений независимой перемен ной, а элементы "И" 11 и 12 - приращений подынтегральной функции.Элементы "И" 7 и 8 служат для записи в регистр 2 положительных и отрицательных приращений, поступающих на входы 20 устройства 13 и 14. При записи нового приращения запрещается перезапись старого приращения. Этот запрет осуществляется подачей сигнала на элемент "НЕ 4 и тем самым запрещается сигнал на 25 выходе элемента "И" 6,гистр, элемент "ИЛИ, выход которогосоединен со входом регистра, элемент"НЕ", вход которого подключен к первомувыходу блока памяти, первый элемент "И,два входа которого подключены соответственно к выходам регистра и элемента"НЕ", а выход соединен с первым входомэлемента "ИЛИ", второй.и третий элементы "И", первые входы которых подключенык первому выходу блока памяти, вторые г .входы - к первому и второму входамустройства, выходы соединены со вторыми третьим входами элемента "ИЛИ", атретий вход второго элемента "И"- подключен к третьему входу устройства, четвертый, пятый, шестой и седьмой элементы"И", выходы которых соединены с выходами устройства, первые входы подключены к выходу элемента ИЛИ", вторыевходы четвертого и пятого элементов И"подключены ко второму выходу блока па"мяти, вторые входы шестого и седьмогоэлементов "И" подключены к третьемувыходу блока, памяти, а третьи входычетвертого и шестого элементов фИф подключены к третьему входу устройства,отличаюшеесятем,что, сцелью упрощенияустройство содержитэлемент задержки, вход которого подкли;чен к третьему входу устройства, а выходсоединен с третьими входами третьего,пятого и седьмого элементов "И",; Ред А. зесова Д.Пинч зл. м Щ терщик Зака одпис едприятие Патент, Мо.59, Бережковская наб 24 Государственного комитета Совета Министров ССпо делам изобретений и открытийМосква, 113035, Раушская наб., 4