Вычислительное устройство

.технике и может быть использовано в ци им ти рожицвсю ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР2вых вычислительных машинах и специализированных вычислительных устройствах.Целью изобретения является повышениебыстродействия устройства при перемнос - жении трех и более сомножителей с одновременным сокращением аппаратныхо и затрат. Поставленная цель достигается тем,что в вычислительном устройстве, содержащем блок 2 вычисления логарифма и экспоненты, выполненный в виде блока памяти,сумматор 9 и преобразователь 3 прямогокода в дополнительный, управляющий входкоторого соединен с входом показателя степени операнда устройства, дополнительноО введены блок 6 управления и мультиплексорьной 1, сумматор выполнен накапливающим. 3фро- ил 2 табл,5 10 15 20 25 30 35 40 45 50 55 Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах.Известно устройство для деления и умножения, содержащее логарифмирующие функциональные преобразователи, алгебраический сумматор, блок сдвига и потенциирующий функциональный преобразователь, осуществляющий потенциирование младших разрядов мантиссы,Недостатком этого устройства является большой объем памяти, который приводит к усложнению его реализации. Ограниченные функциональные воэможности устройства заключаются в том, что оно позволяет реализовать операции умножения и деления только над двумя операндами и не пригодно для вычисления сложных функциональных зависимостей,Известно устройство для умножения, содержащее первые два блока памяти, выполняющие операции логарифмирования первого и второго сомножителей, сумматор по модулю два, комбинационный сумматор и третий блок памяти, преобразующий сумму логарифмов сомножителей в их произведение;Недостаток данного устройства - ограниченные возможности, так как здесь возможно лишь вычисление произведения двух чисел, представленных в дополнительном двоичном коде.Наиболее близким к предлагаемому является вычислительное устройство, содержащее первый и второй блоки памяти, к адресным входам которых подключены соответственно выходы первого и второго регистров операндов, а информационные входы связаны соответственно с информационными входами первого и второго сдвигателей, выход первого сдвигателя подключен к первому входу сумматора, к второму входу которого через группу элементов И подключен выход преобразователя прямого кода в дополнительный, вход которого соединен с выходом второго сдвигателя, выход сумматора подключен к адресному входу третьего блока памяти, информационный выход которого подключен к входу регистра результата. Кроме того, устройство содержит вход управления возведением в степень, вход задания режима умножения или деления и входы показателя степени первого и второго операндов.Вычисления в известном устройстве производятся на основе соотношенияХ-Х 2" ", (1) Иначе можно записать2( Ь х фЯ 1 У) (2)1 где 1 =+ 1; 2=0,1,что эквивалентно выражению(1) при ф =ф 2 .Откуда следует, что при (= 1) произвоится умножение, а при (= - 1) - делениеХ на У, В частности, при й = 1 = 0 проиэ 2 1водится соответственно умножение (= 1)и деление( =-1) Х на У. При =0 и 10производится возведение Х в степень 2 апри 10 извлечение их Х корня степени 2(.Таким образом, известное устройствовыполняет операции умножения, деления,возведения в степень и извлечения корня.Недостатком известного устройства является низкое быстродействие и большиезатраты оборудования при реализации нанем вычислений видаю м м,У = Х 1 Х 2Х где а ( - 1, 1); 1= 1,п.Целью изобретения является повышение быстродействия устройства при перемножении трех и более сомножителей привычислении выражений вида01 2 ОвУ =Х 1 Х 2 . Хл, где аб(-1,1);=1,п. Поставленная цель достигается тем, что в вычислительном устройстве, содержащем блок вычисления логарифма и экспоненты, выполненный в виде блока памяти, сумматор и преобразователь прямого кода в дополнительный, управляющий вход которого соединен с входом показателя степени операнда устройства, дополнительно введены блок управления и мультиплексор, сумматор выполнен накапливающим, при этом первый информационный вход мультиплексора соединен с входом операнда устройства, входы пуска и синхронизации которого соединены соответственно с входами сброса и синхронизации блока управления и сумматора, выход которого соединен с вторым информационным входом мультиплексора, выход которого соединен с информационным входом блока вычисления логарифма и экспоненты, управляющий вход которого соединей с управляющим входом мультиплексора и выходом блока управления, выход блока вычисления логарифма и экспоненты соединен с выходом результата устройства и информационным входом преобразователя прямого кода в дополнительный, выход которого соединен с информационным входом сумматора,10 20 25 30 35 40 45 50 На фиг.1 изображена структурная схема вычислительного устройства; на фиг.2 - схема построения блока управления; на фиг.З - временные диаграммы, поясняющие работу блока управления и устройства,Вычислительное устройство содержит мультиплексор 1, первый информационный вход которого соединен с входом операнда устройства, а выход - с информационным входом блока 2 вычисления логарифма и экспоненты. Выход этого блока соединен с информационным входом преобразователя 3 прямого кода в дополнительный и выходом 4 результата. Управляющие входы мультиплексора 1 и блока вычисления логарифма и экспоненты 2 соединены с выходом 5 блока 6 управления, первый управляющий вход 7 которого объединен с входом пуска устройства и с первым управляющим входом 8 сумматора 9, а второй управляющий вход 10 - с входом синхронизации устройства и вторым управляющим входом 11 сумматора 9. Этот сумматор выполнен накапливающим и его информационный вход соединен с выходом преобразователя 3 прямого кода в дополнительный, а выход - с вторым информационным входом мультиплексора 1. Управляющий вход преобразователя 3 прямого кода в дополнительный соединен с входом показателя степени операнда, При конкретной реализации устройстваМультиплексор 1 может быть реализован, например, с использованием микросхемы 531 КП 11,Блок 6 управления (фиг,2) содержит счетчик 11, КЯ-триггер 12 и элемент И 13, Вход 10 подключен к входу синхронизации устройства и является входом синхронизации блока 6 управления. С этим входом соединены тактирующие входы счетчика 11 и триггера 12. Вход 7 подключен к входу пуска устройства и является входом сброса блока 6 управления. С этим входом соединены входы сброса счетчика 11 и триггера 12, выход 5 которого является выходом блока 6 управления. Выходы счетчика 11 подключены к входам элемента И 13, выход которого соединен с единичным входом триггера 12.При конкретной реализации блока 6 управления, счетчик 11 может быть реализован с использованием, например, микросхемы К 155 ИЕ 5, Триггер 12 может быть выполнен на элементах И - Н Е (микросхемах К 155 ЛАЗ). В качестве элемента И может быть использована микросхема К 155 ЛИ 4.Устройство предназначено для вычисления выражений видаЬ с(дУ=Х 1 Х 2 .Хп где а С (-1,Ц;- 1,п, Выражение можнопредставить какСС 1 йсьф, ,ь При таком представлении У его вычисление сводится к сложению или вычитанию (в зависимости от значения й 3) логарифмов оцс Х и дальнейшему потенциированию полученной суммы Яп по основанию С. Блок вычисления логарифма и экспоненты 2, выполненный в виде блока памяти, используется для воспроизведения логарифмов оцуп Х и потенциирования Ял Преобразователь 3 прямого кода в дополнительный в зависимости от значения й либо преобразует код, поступающий с выхода блока 2 вычисления логарифма и экспоненты в дополнительный при а = -1 (с приходом сигнала логической "1" на управляющий вход преобразователя 3 прямого кода в дополнительный), либо передает код с выхода блока 2 вычисления логарифма и экспоненты на вход сумматора 9 без изменений при щ - 1 (с приходом сигнала логического "0" на управляющий вход преобразователя 3 прямого кода в дополнительный).Устройство работает следующим образом,Перед началом работы по сигналу "0" на входе пуска устройства сумматор сбрасывается в "О", т,е. Яо = О. С приходом сигнала "1" на вход пуска устройства на выходе 5 блока 6 управления появится "0" и будет разрешено прохождение операндов с первого информационного входа мультиплексора 1. Синхронно с тактовыми импульсами, поступающими на вход синхронизации устройства, подаются первый операнд Х 1 на первый информационный вход мультиплексора 1 и значение его показателя степени а на управляющий вход преобразователя 3 прямого кода в дополнительный.Далее в блоке 2 вычисления. логарифма и экспоненты производится логарифмирование, код числа У 1 = о 9 С Х поступает на информационный вход преобразователя прямого кода в дополнительный 3, который в зависимости от значения а 1 (от управляющего сигнала "0" или "1"), либо передает код с информационного выхода блока 2 вычисления логарифма и экспоненты на информационный вход сумматора 9 без изменения, либо преобразует указанный код в дополни; тельный, т.е. Е 1 = + У 1- оцс Х 1, В свою очередь, на выходе сумматора 9 имеется значение результата суммирования очередного значения Е 1- й одс Х 1 ктекущей сумме Яо, т.е. Я 1 Яо + оцс Х 1 = одс Х 1. Этот код1742814 5 10 30 У =Х 1 Х 2 Хз Х 4 появится на выходе сумматора 9 и на втором информационном входе мультиплексора 1.1-а втором шаге с приходом следующего тактового импульса фиг.З) принимаются второй операнд Х 2 и значение его показателя степени 4 Далее работа блока 2 вычисления логарифма и экспоненты и преобразователя 3 прямого кода в дополнительный повторяется, на выходе сумматора 9 имеем код 52 31 + 22 + оде Х 1 + оВ Х 2, Таким образом, за и шагов на выходе сумматора 9 получают Я = й одс Х 1 й од, Х 2 ++ одс Х Этот код подается на второй информационный вход мультиплексора 1, а в блоке 2 вычисления логарифма и экспоненты производится потенциирование, т.е. У = ехр Яп, так как на управляющие входы мультиплексора 1 и блока 2 вычисления логарифма и экспоненты подается сигнал "1" (фиг,З).Блок 6 управления работает следующим образом.С приходом положительного импульса "Пуск" с входа 7 блока 6 управления счетчик 11 и триггер 12 будут сброшены в состоянии О". Синхронно с тактовыми импульсами за и шагов (например, п = 8, где и - количество операндов) триггер 12 переключается в "1". Временные диаграммы, поясняющие работу блока 6 управления и устройства представлены на фиг,З, Пример, поясняющий работу устройства при вычислении(Х 1 = 4, Х 2 = 6, Хз = 3, Х 4 = 2) приведен в табл.1.Выбор числа разрядов е при указанных выше вычислениях может быть выполнен с помощью табл,2.Определяют время вычислений на предлагаемом устройстве. На выходе мультиплексора 1 после времени тмз появится код операнда, поступающего с первого или второго его информационного входа в зависимости от сигнала "0" или "1" на его управляющем входе. В блоке 2 вычисления логарифма и экспоненты через время 1 пзу воспроизводится логарифмирование или потенциирование. Через время тпк преобразователь 3 прямого кода в дополнительный в зависимости от значения алибо передает код с выхода блока 2 вычисления аогарифма и экспоненты на информационный вход сумматора 9 без изменений; либо преобразует код в дополнительный. Через время тсм на выходе сумматора 9 имеют результат суммирования очередного значения 2 = +од, Х к текущей сумме Я. Таким образом, общее время выполнения указанных действий на каждом шаге составляет г 1 = тмин+ спзУ+ тпк+ тсм. После шагов на выходе устройства 4 получают У = ехр 3, поэтому суммарное время формирования результата составляетт= и т 1+ Ь 4 я+ тпзу В известном устройстве время каждого шага вычислений для пары операндов 15 12 = 2 тпзУ + тсд + тпк + тсм, где тсц - вРемЯсдвига чисел на сдвигателе. Кроме того, при вычислении выражений У = Х 1 Х 2Хй" известным устройством после умножения каждой пары операндов необходимо выпол-, 20 нять пересылку результата в один из регистров операндов. Поэтому общее время вычисления в известном устройстве составляет Т = (и - 1) (Ь+ 12), где Ь - время пересылки, Таким образом, сокращение времени 25 вычислений составит . Ь = п - 1) (1 ПЗУ+ Ь+ 1 сц) - 1 ПК - 1 СМ - (и+1) ИМЯ. Поскольку во многих практических слу- чаях ь 1 ПЗУ =1 о =тсц =(ПК =тСМ =тМЭ= 1,то Лт =2 т(п) и эффект сокращения време ни вычислений проявляется всегда, если. только п 3.В известном устройстве используютсятри блока постоянной памяти, имеющие входное слово длиной соответственно щ, е, 40 п 1+1 разрядов. поэтому емкость всей памяти в прототипе составляет 2 + 2 + 2 слов.В предлагаемом же устройстве используется один блок постоянной памяти для 45 воспроизведения логарифмирования и потенциирования, длина входного слова для которого не превышает в+1, Поэтому емкость всей памяти в предлагаемом устройстве составляет 2 слов, а выигрыш ота+150 применения этого устройства, выраженныйчерез экономию памяти, составляет 2 2 слов.Формула изобретения Вычислительное устройство, содержа- .55 щее блок вычисления логарифма и экспоненты, выполненный в виде блока памяти, сумматор и преобразователь прямого кода в дополнительный, управляющий вход которого соединен с входом показателя степени1742814 10 Таблица 1 а блица операнда устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства при перемножении трех и более сомножителей, устройство дополнительно содержит блок управления и мультиплексор, сумматор выполнен накапливающим, при этом первый информационный вход мультиплексора соединен с входом операнда устройства, входы пуска и синхронизации которого соединены соответственно с входами сброса и синхронизации блока управления и сумматора, выход которого соединен с вторым информационным входом мультиплексора,- выход которого соединен с информационным входом блока вычисления логарифма и экспоненты, уп равляющий вход которого соединен суправляющим входом мультиплексора и выходом блока управления, выход блоке вычисления логарифма и.экспоненты соединен с выходом результата устройства и информацион ным входом преобразователя прямого кодав дополнительный, выход которого соединен с информационным входом сумматора.1742814 ЖФРАЮцц 3 аьа ы.ай 8 дьг жмота лгоЯ Жима 84 юоР Ао Со НЯ яРедактор А.Мо ь Тех л Корректор кид тыл каз 2286 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открыт 113035, Москва, Ж; Раушская наб., 4/5 и ГКНТ С Производственно-издательский комбинах "Патент", г, Ужгород, ул.Гагарина, 10