G06F 17/13 — дифференциальных уравнений

Номер патента: 1037270

Опубликовано: 23.08.1983

Авторы: Глущенко, Дудыкевич, Отенко, Стрилецкий

МПК: G06F 17/10, G06F 17/13

Метки: функциональный, цифровой

...функций. сумматор 9 с первым 10 и вторым 11Наиболее близким,по технической сущ входами, блок 12 умножения и ключ 13, ности к предлагаемому преобразователю Сумматор состоит из элемента ИЛИ, является цифровое устройство для вычис- выход котоРого является выходом сумма ления логарифмов чисел, представленных тора, первый вход элемента ИЛИ являеъчислоимпульсными кодами, содержащее Ся первым входом сумматора, второй первый и второй счетчики, блок умноже" 20 вход элемента ИЛИ подключен к выходу ния, элемент задержки, элемент ИЛИ, элемента задержки, вход которого явгруппу импульсно-потенциальных элемен- ляется вторым входом импульсного сумматов И со схемой сборки на выходе 21, тораНедостатком известного устройства Рассмотрим работу схемы, когда...

Номер патента: 1080147

Опубликовано: 15.03.1984

Авторы: Гришкин, Струнская

МПК: G06F 17/13

Метки: области, обхода, сеточной

...информационный выход второго регистра подключен к первому входУ второго блока сравнения, выход которого соединен со вхо1080147 дом второго формирователя импульсов, выход которого подключен ко второму входу первого элемента ИЛИ и первому входу второго элемента ИЛИ, выход которого соединен со входом установки в ноль второго счетчика, информационный выход которого является первым информационным выходом устройства и подключен ко второму входу второго блока сравнения, выход первого элемента задержки соединен с первым входом третьего элемента ИЛИ, выход которого подключен к счетному входу второго счетчика, информационные ,входы первого и второго регистров ,являются соответственно первым и вторым информационными входами устройства, вход...

Номер патента: 1084806

Опубликовано: 07.04.1984

Авторы: Гришкин, Малихов

МПК: G06F 17/13

Метки: области, обхода, сеточной

...входам восьмого и десятогоэлементов ИЛИ, к входу элемента НЕи к первому входу седьмого элемента И, счетный вход четвертого счетчика подключен к выходу седьмогоэлемента ИЛИ, первый вход которогосоединен с выходом второго блоказадержки, вход которого подключен 40 к установочному входу четвертогосчетчика, к входу начала счета ик первому входу одиннадцатого элемента ИЛИ, второй вход которогосоединен с выходом седьмого элемента И, второй вход которого подключен к первому входу восьмого элемен-та И и к выходу третьего формирователя импульсов, вход которого соединен с вторым выходом четвертого счетчика, третий выход которого подключен к первому входу четвертого блока сравнения и является группой выходов текущего значения третьей координаты...

Номер патента: 1091172

Опубликовано: 07.05.1984

Автор: Гришкин

МПК: G06F 17/13

Метки: вероятностное, лапласа, решения, уравнения

...к прямому входу второгоэлемента И и первому входу третьего элемента И, выходы элемента НЕпервого и второго элементов И соединены с первыми входами соответственно четвертого, пятого и шестого элементов И., вторые входы третьего,четвертого, пятого и шестого элементовИ и вторые входы третьего, четвертого, пятого и шестого элемента н генератора случайных чисел вероятностного преобразователя объединены иподключены к выходу первого элементаИЛИ, а выходы третьего, четвертого,пятого и шестого элементов И вероятностного преобразователя соединены с вторыми входами соответственнопервого, второго и третьего блоковсравнения и первым входом четвертогоблока сравнения, выход которого подключен к четвертому входу третьегоэлемента И, введены первый и...

Номер патента: 1108460

Опубликовано: 15.08.1984

Авторы: Кабанец, Кириллова, Петров, Скорик, Степанов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...элемента ИЛИ предыдущего узла коммутации коммутатора дан" ных соединен со входом первого элемента НЕ и со вторым входом первого элемента ИЛИ узла коммутации коммутатора данных, второй вход первого элемента ИЛИ первого узла коммутации коммутатора данных соединен с входом логического нуля устройства, выход первого элемента НЕ узла коммутации коммутатора данных соединен со вторым входом первого элемента И узла коммутации коммутатора данных, выход которого соединен с управляющими входами выходньм информационных ключей группы узла коммутации коммутатора данных, выходных адресных ключей группы и выходного управляющего ключа узла коммутации коммутатора данных, выход второго дешифратора адреса узла коммутации коммутатора данных соединен с...

Номер патента: 1120346

Опубликовано: 23.10.1984

Авторы: Лисник, Пухов, Стасюк

МПК: G06F 17/13

Метки: дифференциальных, матричное, производных, решения, уравнений, частных

...входами (-1, 1 +1)"го вычислительного блока,выходы знакового и старшего разряда т юетьих сумматоров-вычитателей и выходы элементов ИЛИ каждого вычислительного блока соединены с выходными шинами устройства, 1 20346На Фиг, 1 приведена схема матричного устройства для решения дифференциальных уравнений в частныхпроизводных, на Фиг, 2-схема вычислительного блока, 5Матричное устройство для решениядифференциальных уравнений в частных производных (фиг, 1) содержитматрицы ( и к п) вычислительных блоков 1 (где в - число временных слоев, 10а п - количество разрядов представления инФормации), элементы ИЛИ 2п - выходных шин 31 (1=: 1, и ),(и+1)-ю входную шину 4 и (в+2)-ювходную шину 5, Каждый (,)-й вычислительный блок 1 ( =1, в) соцер -жит...

Номер патента: 1124322

Опубликовано: 15.11.1984

Авторы: Верлань, Грездов, Максимович

МПК: G06F 17/13

Метки: вольтерры, интегральных, линейных, решения, уравнений

...цель достигается тем,что в устройство, содержащее входнойи выходной регистры, блок синхронизации, введены также два регистракоэффициентов, регистр приращения,регистр промежуточной переменной, регистр экспоненты, четыре умножителяи два сумматора, причем выход первого регистра коэффициента соединен спервым информационным входом первогоумножителя, второй информационныйвход которого подключен к выходу первого сумматора, а выход - к информационному входу выходного регистра,первый вход первого сумматора соединен с выходом второго умножителя, авторой вход объединен с первым информационным входом третьего умножителя и подключен к выходу входногорегистра, первый информационный входвторого умножителя соединен с выходом второго регистра...

Номер патента: 1134949

Опубликовано: 15.01.1985

Авторы: Кабанец, Петров, Скорик, Степанов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...тем, что в устройство для решения 55 дифференциальных уравнений, содержащее блок управления, блок ввода- вывода, группу из К решающих бло 3 1134Известны устройства для решениядифференциальных уравнений, содержащие решающие блоки, информационныесвязи, коммутаторы, информационнуюшину, блок ввода-вывода, блок управления, а каждый решающий блок содержит микропроцессор, запоминающийблок, группы элементов ИЛИ 1,Недостатком этих устройств являетая ограниченная пропускная спо Особность информационной шины, которая является общей для всех решающих блоков и позволяет осуществлятьзагрузку и обмен между решающимиблоками последовательно, что снижает общую производительность.Наиболее близким к предлагаемомуявляется устройство, содержащеерешающие...

Номер патента: 1137478

Опубликовано: 30.01.1985

Авторы: Авдеев, Арсени

МПК: G06F 17/13

Метки: вычисления, обратной, функции

...котороГо приращения.подынтегральной функции которого ч 78подключен к выходу приращения интег-,рала четвертого интегратора, а выходприращения подынтегральной функциик входу приращения независимой переменной четвертого интегратора и кинформационному выходу устройствамивведен пятый интегратор, вход приращения независимой переменной которого соединен с информационным входом устройства, выход приращения интегратора - с третьим входом сумматора, выход подынтегральной функциис информационным входом блока определения коэффициента, подключенногоуправляющим входом к управляющемувходу устройства, а выходом - к входам второго и четвертого интеграторов, вход приращения независимой переменной второго интегратора соединенс выходом приращения интеграла...

Номер патента: 1151985

Опубликовано: 23.04.1985

Авторы: Камаев, Коломийцев, Френкель, Чертков

МПК: G06F 17/13

Метки: дифференциальных, нелинейных, решения, теплопроводности, уравнений

...- Ь(в) - 1: Введем интегральные подстановкив уравнение (1)в после которых оно примет вид где н одном уравнении связаны дне переменные: Ф - теплового потенциала и 5 -переменная Гудмена,Конечно-разностная аппроксимация на 8-и точечном шаблоне (фиг.2) с переменными шагами по координатным осям переводит исходную задачу в дискретное пространство с разностным уравнением ф =Яф., +Аф,; фбф., Мф + 1,1,1 1 1 м,2,1 2 1-,1, 1 1 1,1 ч,м 2,1-1,1 ) ив 1 2 , 11 И 1, ), Ь 1 2, Ъ( ) ( ) 1 ф 1,2, 1-1; )-1,23-1; к 1;2,.,Кв:1,2 ,й,Уравнение (4) записано для узловойточки с номером , 1, К,Блок-схема устройства (фиг,1)представляет собой непосредственнуюреализацию уравнения (4). Все коэффициенты уравнения (4) А, А , В;, ВС Э , , соответствующиеприведенным 2...

Номер патента: 1161956

Опубликовано: 15.06.1985

Авторы: Гузенко, Лисник, Пухов, Стасюк

МПК: G06F 17/13

Метки: вычислитель, матричный, произведений, синусно-косинусных

...условий содержит элементы И, ИЛИ, ИЛИНЕ и сумматор по модулю два, первые и вторые входы которых соединены соответственно с первым и вторым входами первого формирователя начальных условий, а выходы соединены соответственно с первым, вторым, третьим и четвертым разрядами выхода первого формирователя начальных условий, второй формирователь начальных условий содержит первый элемент И, элемент ИЛИ, второй элемент И, сумматор по модулю два, выходы которых соединены соответственно с первым, вторым, , третьим и четвертым разрядами выхо- . да второго формирователя начальных условий, инверсные входы первого элемента И и элемента ИЛИ,прямой вход второго элемента И второго формирователя начальных услввий и первый вход сумматора по модулю...

Номер патента: 1226427

Опубликовано: 23.04.1986

Авторы: Золотовский, Коробков

МПК: G06F 17/12, G06F 17/13

Метки: алгебраических, решения, систем, уравнений

...величины элементов матрицы Ф. На выходе сумматора 5 формирует 5ся приращение неизвестной величины,которое поступает на накопитель 12,где складывается с предыдущим зна:ением искомой величины, Если текущее значение искомой переменной обозначить через Х , значение, полу. ктчаемое на выходе сумматора 5 через, к+1где 1=1и, ч Х - приращение, получаемое на выходе элемента И 15 в текущем шаге, Ф - элементы матрицы Ф, являющейся некоторым приближением обратной матрицы. На выходе сумматора 3 формируется величинаэ(к 11 Полученная величина складывается с содержимым регистра 10, который хранит текущее рассогласованиек+1Рассогласование Б используется .для формирования нового приращенияК 1 2Этот процесс описывается системой уравнений; кк Вк 1 В...

Номер патента: 1233148

Опубликовано: 23.05.1986

Авторы: Кириллова, Петров, Степанов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...коммутаторы 61-бк обратно во вторую группу решающих блоков 5: из 5 в 5 , из 5 в 51, и т.д. Для этого используются регистр 71 вывода, ключи 72 двунаправленного коммутатора 6 промежуточных данных. Кроме того, соседние решающие блоки первой группы обмениваются через коммутатор 4 исходных данных и результатов и блок 3 значениями суперпозиции, которые являются граничными значениями для расчета поля в подобласти. Так как количество подобластей на одну больше, чем количество вычисляемых условий сопряжения, то при расчете поля участвует и решающий блок 5в который предварительно пересылается исходная информация из решающего блока 5, . Вычисление поля в решающих блоках 5 первой группы осуществляется по формулам (6) . Алгоритм работы решающего...

Номер патента: 1233149

Опубликовано: 23.05.1986

Авторы: Петров, Яцунов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...первого операнда, девятый выход - с управляющим входомсумматора, десятый выход - с входомсинхронизации регистра частичногорезультата, первая группа входов кода режима синхронизатора - с выходами дешифратора команд, входы которого соединены с выходами регистра команд, выходы ключей второй груп 30пы - с информационными входами регистра второго операнда, регистракоманд и с информационными входамирегистра первого операнда, выходысчетчика команд соединены с информаЗ 5 ционными входами регистра адреса,выходы регистра частичного результата - с входами первого слагаемогосумматора, входы второго слагаемого которого соединены с информацион- "0 ными выходами регистра первого операнда, выходы сумматора соединены синформационными входами...

Номер патента: 1236499

Опубликовано: 07.06.1986

Авторы: Звиргздиньш, Котович, Новиков, Шлихте

МПК: G06F 17/13

Метки: вероятностное, конечно-разностных, решения, уравнений

...блока памяти 5 с входа 1 ввода данных .в выбранную ячейку второгоблока памяти 5 записывают код шагаобхода первой зоны. Затем содержимоепервого счетчика 2 увеличивают наединицу и в следующую ячейку второгоблока 5 памяти записывают код шагаследующей зоны. Процесс циклическиповторяется до полной загрузки втов котдрой хранится код константы, определяющей величину сдвига началакоординат следующего частного решения. С выхода второго регистра 8 кодадреса следующей ячейки поступаетна адресный вход третьего блока 6памяти и по этому адресу из выбранной ячейки код следующей константысдвига начала координат моделируемой сеточной области, сдвинутой относительно предыдущей сеточной области, поступает на первый вход второго сумматора 14, На выходе...

Номер патента: 1246111

Опубликовано: 23.07.1986

Авторы: Волощук, Казачинский, Коноплев, Прокофьев

МПК: G06F 17/13

Метки: задач, краевых, решения, сетки, узловой, цифровой, элемент

...регистра 12 произведения,Результатом ш циклов является ЕЕБ Ьки Далее, н течение одного тактаработы происходит суммирование с кодом Г. Для чего производитсяш+4 кратное повторение упранляющихимпульсов 20-6 и 20-10, при открытомэлементе И 4 упранляющим сигналом20-3 и закрытых элементах И 7 и 2И-НЕ 18 соответственно управляющимисигналами 20-2 и 20-9Как видно за ш циклов будет сэкономлено ш(ш) микротактов работыустройства. На суммирование с Р .будет затрачено (ш+4) микротакта.Тогда экономия времени выполненияпервого этапа составляет ш(ш)-(ш+4)=(ш)(ш)-5 микротактов.На втором этапе определяется выполнение условия окончания итерационного процесса (9) и размещениерезультата текущей итерации на ре"гистре 17 результата,Характерно, что искомое...

Номер патента: 1252792

Опубликовано: 23.08.1986

Автор: Козлов

МПК: G06F 17/12, G06F 17/13

Метки: дифференциальных, линейных, решения, систем, уравнений

...то сигналс третьего ьзьгхоца дешцфратора 31 блока 17 проходит через элемент И 27 наззход счетчика 41, добавляя к его соцсржцмому единицу, В последующем такте ца сумматоре 47 асуществляетсл вычитание цз содержимого счетчика 41(в котором формируется текущее значение тсоличества обработанных пзагов иц тегрировацил ш решаемой системыуравнений) кода заданного числа шаговш , Знак результата этого вычитанияпоступает ца вход элемента 11 28 иличерез блок 46 ца вход элемснта И 29.35Если разность гп - пз отрицательна,т, е. еще це закончено интегрированиесззстемы у 1 завнеций сигнал с выхода депип 1:ритора 3 проходит через элемент1 28 ц далее через элемент 1 ПИ 32 цавход трцггерсз 42, устанавливая его иединичное состояние, и тем самым создаютсл...

Номер патента: 1262521

Опубликовано: 07.10.1986

Авторы: Золотовский, Коробков

МПК: G06F 17/13

Метки: интегрирующей, лапласа, решения, структуры, уравнения, ячейка

...2, Интегрирование. При этом происходит интегрирование уравнений (4) в 25 интервале 0,1.1; Число шагов равно М = -- емкость счетчика, При дости 6 хжении границы 1 Ь-дх 1 состояние счетчика 14 равно (11110). Срабатываетз 0 дешифратор 12 и на его втором выходе появляется сигнал, который поступает на вход установки в единицу триггера 16. По сигналу с первого выхода дешифратора 15 триггер 16 переходит в единичное состояние, при этом разрешается работа умножителя 6, который формирует коррекцию начального значения. Одновременно разность с выхода вычитателя по сигналу с триггера 16 через элемент И 17 поступает на схему 19 сравнения, которая производит сравнение полученной разности с нулем. Если разность равна нулю, то на выходе схемы...

Номер патента: 1269151

Опубликовано: 07.11.1986

Авторы: Кириллова, Петров, Степанов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...задач с шагом и) из процессоров 5 -5 ц через блоки 3, -3 1 ,двунаправленной передачи данных последовательно передается в узел 21 памяти блока 2 управления, который через блоки 3-3 р,щ двунаправленной передачи данных последовательно пересылает значения на дополнительных границах в блоки 4, -4 ь конечнораэностных моделей, где осуществляется расчет поля итерационным мето 151 бдом по алгоритму, приведенному на фиг, 9. Результат расчета поля из процессоров 19 пересылается в блок 2 управления для вывода в блок 1,Формула из обретенияУстройстводля решения дифференциальных уравнений, содержащее ЗИ процессоров, где М - порядок локально-одномерной схемы, с первого по ЗИ-й блоки двунаправленной передачи данных первой группы, с второй по Ц.+1)-ю...

Номер патента: 1277134

Опубликовано: 15.12.1986

Авторы: Боюн, Козлов, Малиновский

МПК: G06F 17/13

Метки: вычислительное, дифференциальных, решения, уравнений

...2 код номера старшего разряда в г:риращении данного узла дП;, а из блока 1 памяти считывается коэффициент "-1", Сдвигатель 2 осуществляет сдвиг коэф(Ъициентов а . . . й; на число разрядов, равное номеру старшего разряда. соответствующего кода приращения д .,)тем самым осуществляется умножение этих коэффициентов на приращения переменной, В сумматоре 3 происходит накопление суммь) а П ,+ Ь дП. +Ч 1-1 ) 11 11 1,)+ с,дО; ), + с 1 дП ,1, а в последнем такте происходит вычитание приращения, сдюрмированного в данном узле дП . Таким образом, в сумматоре 3 формируется приращение( К+1) (11)где= ); - А) является остат 11ком от предыдущей итерации, из которого с помощью узла 4 приоритета вы, (К 1.1) деляется приращение дЬ в виде старшего...

Номер патента: 1280385

Опубликовано: 30.12.1986

Авторы: Золотовский, Коробков

МПК: G06F 17/13

Метки: вычислительной, дифференциальных, матричной, производных, процессор, решения, структуры, уравнений, частных

...устранения дополнительной пересылки иэ регистра с регистр и обеспечения возможности дополнительной проверки на работоспособность каждого решающего блока. После обмена информацией между процессорами описанные операции повторяются до тех пор, пока процесс не сойдется во всех процессорах. Проверка организуется программно. Формула изобретения 11. Процессор матричной вычислительной структуры для решения дифференциальных уравнений в частньм производных, содержащий первый и второй решающие блоки первый регистр, информационный вьход первого решающего блока подключен к первому информационному входу второго решающего блока, информационный выход которого подключен к первому информационному входу первого решающего блока, с т л и ч а ю щ и й с я...

Номер патента: 1283788

Опубликовано: 15.01.1987

Авторы: Казачинский, Прокофьев

МПК: G06F 17/13

Метки: задач, краевых, поля, решения, сетки, теории, узловой, цифровой, элемент

...таблицы в виде цифрового кода, причем вперепрограммируемом запоминающемустройстве 7 адресом является значение аргумента, а число, записанноепо этому адресу, является функциейэтого аргумента. После такой записивсе узловые элементы цифровой сеткиготовы для решения той узкоспециализированной задачи, которая заданафункцией. Таким образом, код, записанный в перепрограммируемое запоминающее устройство 7, хранит информацию о форме моделируемой нелинейности и определяет значения частичныхпроизведений Цна В,с уче кнтом их нелинейной зависимости.Задача узловым элементом цифровой сетки решается на одной интерации за семь тактов. На первых шеститактах вычисляются частичные произведения Ц ч на Ь, по той Функциональной зависимости, которая записана в...

Номер патента: 1290347

Опубликовано: 15.02.1987

Авторы: Ильин, Фет

МПК: G06F 17/13

Метки: дифференциальных, направлений, неявной, переменных, решения, схеме, уравнений

...регистров 17. на общий множитель - содержимое регистра 18 (Ь ). Соответствующиевходные элементы И групп 29; 30и 31 подготавливаются сигналом науправляющем входе 58, который блок1 управления вырабатывает во время(Р+1)-й операции процедуры 1 каждо- .го этапа редукции,Б 2. Процедура 11 - исключение неизвестных - состоит из двух операций.Во время 1-й операции процедуры1 Т на сумматоре 26 вычисляется знар -П(1-чение а =аа, , которое записывается в регистр 17. Одновременно насумматоре 27 вычисляется вспомога-Л.11 -(.)тельная величина Ь =1+а, с , которая записывается в регистр 19, ана сумматоре 28 - вспомогательная(. -п.) -(а-)величина 8 =р., +р,а , котораязаписывается в регистр 22,Во время 2-й операции процедурыТТ на сумматоре 26 вычисляется...

Номер патента: 1295413

Опубликовано: 07.03.1987

Авторы: Боюн, Козлов, Тракай

МПК: G06F 17/13

Метки: второго, интегральных, порядка, решения, уравнений, фредгольма

...на10 примере решения интегрального урав- нения Ф о р м у л а и з обретения50 точности решения, Гри достижениизаданной точности решения интегрального уравнения (выполнении условия .1г) первый узел 38 сравнения вьдаесигнал на триггер 25, который запирает элемент И 29, прекращая выполнение последующих итераций, В сумматоре 41 происходит сложение адресаХ с величиной щ задания численногопараметра, поступающей на его второйвход, и значение щ+1 подается на информационный вход шифратора 40, Черезэлемент 33 задержки задержанный сигнал с выхода элемента И 29 поступаетна первый управляющий вход коммутатора 42, переключая его информационный вход на первый выход, и черезэлемент ИЛИ 35 - на управляющий входшифратора 40 (при этом величина щ+1в...

Номер патента: 1305710

Опубликовано: 23.04.1987

Авторы: Кабанец, Петров, Степанов, Яцунов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...подключен к информационным входам ключей второй группы блока двунаправленной передачи второй группы, выходы ключей второй группы блока двунаправленной передачи второй группы объединены и подключены к второму выходу блока двунаправленной передачи данных второй группы, при этом блок управления содержит узел памяти, счетчик команд, регистр адреса, регистр команд, дешифратор, узел синхронизации, сумматор, первый и второй регистры, первый выход узла синхронизации подключен к входу чтения узла памяти и к первому выходу блока управления, второй выход блока синхронизации подключен к счетному входу счетчика команд, к входу записи регистра адреса и к входу считывания первого регистра, выход счетчика команд подключен к информационному входу...

Номер патента: 1310839

Опубликовано: 15.05.1987

Авторы: Кабанец, Кириллова, Петров, Яцунов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...матрицы и группы третьей строки первого столбца матрицы подключены к второму входу запроса первого решающего блока первой группы, пятый, шестой и седьмой информационные выходы первого решающего блока р-й группы (р= =2,..,и) подключены соответственно к второму информационному входу, второму адресному входу и входу записи первого блока однонаправленнойпередачи данных группы первого столбца (р+2)-й строки матрицы, второго блока однонаправленной передачи данных группы первого столбца (р+1)-й строки матрицы, первого блока двунаправленной передачи данных группы второго столбца (р+1)-й строки матрицы, третьи информационные выходы первого блока однонаправленной передачи данных группы первого столбца (р+2)-й строки матрицы, второго блока...

Номер патента: 1317451

Опубликовано: 15.06.1987

Авторы: Волощук, Коноплев

МПК: G06F 17/13

Метки: задач, краевых, решения

...в которых записаны те же коэфФициенты, что и в зна-,ковом разрядеПроизводится анализ полученногорезультата с учетом того фактора,что искомое значение О с Бд,с 1,Если на )-ой итерации значение(П ) выйдет за укаэанный интервал,в,ънто заранее известно, что оно не является искомым. Поэтому проверка условия (10) выполняется в следующейпоследовательности,Если (Б); с О, то условие (10)не выполнено и (11);, присваивается значение О,Если (Б);1, то условие (10)также не выполнено и (Пал);.зприсваивается значение 1-2", где ш -количество разрядов, выбранных дляпредставления Пв двоичной системе счисления.Если (11,) ( 1, то определяетсявыполнение условия (10), котороепредполагает получение результата-(Ппредставляется в дополЬ,и,н 1-"нительном...

Номер патента: 1322308

Опубликовано: 07.07.1987

Авторы: Кабанец, Петров, Степанов, Яцунов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...Фо рм 1 дион ные вы:оды т-го решающего блока подключцы соотвстсгвеццо к входу записи и ь ицформдциоццолту входу т.-го буферного реги.трд второй гттуппы, второй управляющий вкод д-го решаюлего блока подключц к т.-лту входу записи блока буфрцьк регистров, второй информационный вьтхц 1 т - го решдюшего блока подключен к т.-лту информационному вхо;ту блока буфершк регистротт вход записи и ицфорлтд 11 итццтпт выход буферцого регистра по 1 ктцвчецы соответственно к (р+1)-му вхо;ту зацдния режима ик второму иттфорлтдциоццолту входу блока упраттления, цхол ттб рд и вход считывания буфсрцого р гистрд полкчюченысоответственно к чтвсртому и пятоВнходдм блока у 1 рлнлсцил, первый и второй ицформдциоццыст втко 1 ы блока преобразования результата...

Номер патента: 1324035

Опубликовано: 15.07.1987

Авторы: Байков, Сергеев

МПК: G06F 17/12, G06F 17/13

Метки: алгебраических, линейных, решения, систем, уравнений

...установ- ке счетчика 11 по шине 12).Время вычисления неизвестных системы алгебраических уравнений в первом варианте равног.=С р,во втором равно где=Е, +,; г. ида определяются выбранной элементной базой,формула и з о б р е т е н и яУстройство для решения систем линейных алгебраических уравнений, содержащее матрицу и хи регистров, первую группу из и сумматоров, первую и вторую матрицы и хи групп элементов И, генератор тактовых импульсов, счетчик первую и вторую группы из и сдвиговых регистров в каждой, прямой выход регистра 1 - го столбца 3-й строки (1, 1 = 1,и) матрицы регистров подключен к первым информационным входам элементов И группы 1-го столбца 1-й строки первой матрицы элементов И, инверсный выход регистра 1-го столбца 3-й строки...

Номер патента: 1330635

Опубликовано: 15.08.1987

Авторы: Высочанский, Петров, Степанов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...выводятся через блок 1 пользователю.Рассмотрим более подробно передачу информации, например, из решающего блока 6, в решающий блок 5.Решающий блок 6, устанавливает на шинах 13 адрес решающего блока 5, "1" - на соответствующей шине данных и выдает сигнал ЗП. В исходном состоянии у каждого блока 7 триггер 91 находится в нулевом состоянии и на выход элемента ИЛИ 92 поступает "О". Для рассматриваемого случая в блоке 7 триггер 91 устанавливается в единичное состояние, на выходе элемента НЕ 89 формируется нулевой сигнал, который является сигналом пЗахват , поступающим в узел 56 управления решающего блока 5,. Поскольку выходы всех элементов НЕ 89 группы блоков 7 объединены по схеме МОНТАЖНОЕ ИЛИ, на первый вход каждого элемента И 85 поступает...